35 #ifndef __ALTERA_ALT_FPGAMGR_H__
36 #define __ALTERA_ALT_FPGAMGR_H__
104 #define ALT_FPGAMGR_STAT_MOD_E_FPGAOFF 0x0
110 #define ALT_FPGAMGR_STAT_MOD_E_RSTPHASE 0x1
116 #define ALT_FPGAMGR_STAT_MOD_E_CFGPHASE 0x2
123 #define ALT_FPGAMGR_STAT_MOD_E_INITPHASE 0x3
129 #define ALT_FPGAMGR_STAT_MOD_E_USERMOD 0x4
135 #define ALT_FPGAMGR_STAT_MOD_E_UNKNOWN 0x5
138 #define ALT_FPGAMGR_STAT_MOD_LSB 0
140 #define ALT_FPGAMGR_STAT_MOD_MSB 2
142 #define ALT_FPGAMGR_STAT_MOD_WIDTH 3
144 #define ALT_FPGAMGR_STAT_MOD_SET_MSK 0x00000007
146 #define ALT_FPGAMGR_STAT_MOD_CLR_MSK 0xfffffff8
148 #define ALT_FPGAMGR_STAT_MOD_RESET 0x5
150 #define ALT_FPGAMGR_STAT_MOD_GET(value) (((value) & 0x00000007) >> 0)
152 #define ALT_FPGAMGR_STAT_MOD_SET(value) (((value) << 0) & 0x00000007)
232 #define ALT_FPGAMGR_STAT_MSEL_E_PP16_FAST_NOAES_NODC 0x0
241 #define ALT_FPGAMGR_STAT_MSEL_E_PP16_FAST_AES_NODC 0x1
250 #define ALT_FPGAMGR_STAT_MSEL_E_PP16_FAST_AESOPT_DC 0x2
256 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD3 0x3
265 #define ALT_FPGAMGR_STAT_MSEL_E_PP16_SLOW_NOAES_NODC 0x4
274 #define ALT_FPGAMGR_STAT_MSEL_E_PP16_SLOW_AES_NODC 0x5
283 #define ALT_FPGAMGR_STAT_MSEL_E_PP16_SLOW_AESOPT_DC 0x6
289 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD7 0x7
298 #define ALT_FPGAMGR_STAT_MSEL_E_PP32_FAST_NOAES_NODC 0x8
307 #define ALT_FPGAMGR_STAT_MSEL_E_PP32_FAST_AES_NODC 0x9
316 #define ALT_FPGAMGR_STAT_MSEL_E_PP32_FAST_AESOPT_DC 0xa
322 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD11 0xb
331 #define ALT_FPGAMGR_STAT_MSEL_E_PP32_SLOW_NOAES_NODC 0xc
340 #define ALT_FPGAMGR_STAT_MSEL_E_PP32_SLOW_AES_NODC 0xd
349 #define ALT_FPGAMGR_STAT_MSEL_E_PP32_SLOW_AESOPT_DC 0xe
355 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD15 0xf
361 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD16 0x10
367 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD17 0x11
373 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD18 0x12
379 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD19 0x13
385 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD20 0x14
391 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD21 0x15
397 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD22 0x16
403 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD23 0x17
409 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD24 0x18
415 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD25 0x19
421 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD26 0x1a
427 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD27 0x1b
433 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD28 0x1c
439 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD29 0x1d
445 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD30 0x1e
451 #define ALT_FPGAMGR_STAT_MSEL_E_RSVD31 0x1f
454 #define ALT_FPGAMGR_STAT_MSEL_LSB 3
456 #define ALT_FPGAMGR_STAT_MSEL_MSB 7
458 #define ALT_FPGAMGR_STAT_MSEL_WIDTH 5
460 #define ALT_FPGAMGR_STAT_MSEL_SET_MSK 0x000000f8
462 #define ALT_FPGAMGR_STAT_MSEL_CLR_MSK 0xffffff07
464 #define ALT_FPGAMGR_STAT_MSEL_RESET 0x8
466 #define ALT_FPGAMGR_STAT_MSEL_GET(value) (((value) & 0x000000f8) >> 3)
468 #define ALT_FPGAMGR_STAT_MSEL_SET(value) (((value) << 3) & 0x000000f8)
481 struct ALT_FPGAMGR_STAT_s
484 const uint32_t msel : 5;
489 typedef volatile struct ALT_FPGAMGR_STAT_s ALT_FPGAMGR_STAT_t;
493 #define ALT_FPGAMGR_STAT_OFST 0x0
555 #define ALT_FPGAMGR_CTL_EN_E_FPGA_PINS_CTL_CFG 0x0
562 #define ALT_FPGAMGR_CTL_EN_E_FPGAMGR_CTLS_CFG 0x1
565 #define ALT_FPGAMGR_CTL_EN_LSB 0
567 #define ALT_FPGAMGR_CTL_EN_MSB 0
569 #define ALT_FPGAMGR_CTL_EN_WIDTH 1
571 #define ALT_FPGAMGR_CTL_EN_SET_MSK 0x00000001
573 #define ALT_FPGAMGR_CTL_EN_CLR_MSK 0xfffffffe
575 #define ALT_FPGAMGR_CTL_EN_RESET 0x0
577 #define ALT_FPGAMGR_CTL_EN_GET(value) (((value) & 0x00000001) >> 0)
579 #define ALT_FPGAMGR_CTL_EN_SET(value) (((value) << 0) & 0x00000001)
606 #define ALT_FPGAMGR_CTL_NCE_E_CFG_END 0x0
612 #define ALT_FPGAMGR_CTL_NCE_E_CFG_DISD 0x1
615 #define ALT_FPGAMGR_CTL_NCE_LSB 1
617 #define ALT_FPGAMGR_CTL_NCE_MSB 1
619 #define ALT_FPGAMGR_CTL_NCE_WIDTH 1
621 #define ALT_FPGAMGR_CTL_NCE_SET_MSK 0x00000002
623 #define ALT_FPGAMGR_CTL_NCE_CLR_MSK 0xfffffffd
625 #define ALT_FPGAMGR_CTL_NCE_RESET 0x0
627 #define ALT_FPGAMGR_CTL_NCE_GET(value) (((value) & 0x00000002) >> 1)
629 #define ALT_FPGAMGR_CTL_NCE_SET(value) (((value) << 1) & 0x00000002)
654 #define ALT_FPGAMGR_CTL_NCFGPULL_E_DONT_PULLDOWN 0x0
661 #define ALT_FPGAMGR_CTL_NCFGPULL_E_PULLDOWN 0x1
664 #define ALT_FPGAMGR_CTL_NCFGPULL_LSB 2
666 #define ALT_FPGAMGR_CTL_NCFGPULL_MSB 2
668 #define ALT_FPGAMGR_CTL_NCFGPULL_WIDTH 1
670 #define ALT_FPGAMGR_CTL_NCFGPULL_SET_MSK 0x00000004
672 #define ALT_FPGAMGR_CTL_NCFGPULL_CLR_MSK 0xfffffffb
674 #define ALT_FPGAMGR_CTL_NCFGPULL_RESET 0x0
676 #define ALT_FPGAMGR_CTL_NCFGPULL_GET(value) (((value) & 0x00000004) >> 2)
678 #define ALT_FPGAMGR_CTL_NCFGPULL_SET(value) (((value) << 2) & 0x00000004)
700 #define ALT_FPGAMGR_CTL_NSTATPULL_E_DONT_PULLDOWN 0x0
706 #define ALT_FPGAMGR_CTL_NSTATPULL_E_PULLDOWN 0x1
709 #define ALT_FPGAMGR_CTL_NSTATPULL_LSB 3
711 #define ALT_FPGAMGR_CTL_NSTATPULL_MSB 3
713 #define ALT_FPGAMGR_CTL_NSTATPULL_WIDTH 1
715 #define ALT_FPGAMGR_CTL_NSTATPULL_SET_MSK 0x00000008
717 #define ALT_FPGAMGR_CTL_NSTATPULL_CLR_MSK 0xfffffff7
719 #define ALT_FPGAMGR_CTL_NSTATPULL_RESET 0x0
721 #define ALT_FPGAMGR_CTL_NSTATPULL_GET(value) (((value) & 0x00000008) >> 3)
723 #define ALT_FPGAMGR_CTL_NSTATPULL_SET(value) (((value) << 3) & 0x00000008)
745 #define ALT_FPGAMGR_CTL_CONFDONEPULL_E_DONT_PULLDOWN 0x0
751 #define ALT_FPGAMGR_CTL_CONFDONEPULL_E_PULLDOWN 0x1
754 #define ALT_FPGAMGR_CTL_CONFDONEPULL_LSB 4
756 #define ALT_FPGAMGR_CTL_CONFDONEPULL_MSB 4
758 #define ALT_FPGAMGR_CTL_CONFDONEPULL_WIDTH 1
760 #define ALT_FPGAMGR_CTL_CONFDONEPULL_SET_MSK 0x00000010
762 #define ALT_FPGAMGR_CTL_CONFDONEPULL_CLR_MSK 0xffffffef
764 #define ALT_FPGAMGR_CTL_CONFDONEPULL_RESET 0x0
766 #define ALT_FPGAMGR_CTL_CONFDONEPULL_GET(value) (((value) & 0x00000010) >> 4)
768 #define ALT_FPGAMGR_CTL_CONFDONEPULL_SET(value) (((value) << 4) & 0x00000010)
791 #define ALT_FPGAMGR_CTL_PRREQ_E_DEASSERT 0x0
797 #define ALT_FPGAMGR_CTL_PRREQ_E_ASSERT 0x1
800 #define ALT_FPGAMGR_CTL_PRREQ_LSB 5
802 #define ALT_FPGAMGR_CTL_PRREQ_MSB 5
804 #define ALT_FPGAMGR_CTL_PRREQ_WIDTH 1
806 #define ALT_FPGAMGR_CTL_PRREQ_SET_MSK 0x00000020
808 #define ALT_FPGAMGR_CTL_PRREQ_CLR_MSK 0xffffffdf
810 #define ALT_FPGAMGR_CTL_PRREQ_RESET 0x0
812 #define ALT_FPGAMGR_CTL_PRREQ_GET(value) (((value) & 0x00000020) >> 5)
814 #define ALT_FPGAMGR_CTL_PRREQ_SET(value) (((value) << 5) & 0x00000020)
845 #define ALT_FPGAMGR_CTL_CDRATIO_E_X1 0x0
851 #define ALT_FPGAMGR_CTL_CDRATIO_E_X2 0x1
857 #define ALT_FPGAMGR_CTL_CDRATIO_E_X4 0x2
863 #define ALT_FPGAMGR_CTL_CDRATIO_E_X8 0x3
866 #define ALT_FPGAMGR_CTL_CDRATIO_LSB 6
868 #define ALT_FPGAMGR_CTL_CDRATIO_MSB 7
870 #define ALT_FPGAMGR_CTL_CDRATIO_WIDTH 2
872 #define ALT_FPGAMGR_CTL_CDRATIO_SET_MSK 0x000000c0
874 #define ALT_FPGAMGR_CTL_CDRATIO_CLR_MSK 0xffffff3f
876 #define ALT_FPGAMGR_CTL_CDRATIO_RESET 0x0
878 #define ALT_FPGAMGR_CTL_CDRATIO_GET(value) (((value) & 0x000000c0) >> 6)
880 #define ALT_FPGAMGR_CTL_CDRATIO_SET(value) (((value) << 6) & 0x000000c0)
916 #define ALT_FPGAMGR_CTL_AXICFGEN_E_DISD 0x0
922 #define ALT_FPGAMGR_CTL_AXICFGEN_E_END 0x1
925 #define ALT_FPGAMGR_CTL_AXICFGEN_LSB 8
927 #define ALT_FPGAMGR_CTL_AXICFGEN_MSB 8
929 #define ALT_FPGAMGR_CTL_AXICFGEN_WIDTH 1
931 #define ALT_FPGAMGR_CTL_AXICFGEN_SET_MSK 0x00000100
933 #define ALT_FPGAMGR_CTL_AXICFGEN_CLR_MSK 0xfffffeff
935 #define ALT_FPGAMGR_CTL_AXICFGEN_RESET 0x0
937 #define ALT_FPGAMGR_CTL_AXICFGEN_GET(value) (((value) & 0x00000100) >> 8)
939 #define ALT_FPGAMGR_CTL_AXICFGEN_SET(value) (((value) << 8) & 0x00000100)
969 #define ALT_FPGAMGR_CTL_CFGWDTH_E_PPX16 0x0
975 #define ALT_FPGAMGR_CTL_CFGWDTH_E_PPX32 0x1
978 #define ALT_FPGAMGR_CTL_CFGWDTH_LSB 9
980 #define ALT_FPGAMGR_CTL_CFGWDTH_MSB 9
982 #define ALT_FPGAMGR_CTL_CFGWDTH_WIDTH 1
984 #define ALT_FPGAMGR_CTL_CFGWDTH_SET_MSK 0x00000200
986 #define ALT_FPGAMGR_CTL_CFGWDTH_CLR_MSK 0xfffffdff
988 #define ALT_FPGAMGR_CTL_CFGWDTH_RESET 0x1
990 #define ALT_FPGAMGR_CTL_CFGWDTH_GET(value) (((value) & 0x00000200) >> 9)
992 #define ALT_FPGAMGR_CTL_CFGWDTH_SET(value) (((value) << 9) & 0x00000200)
1005 struct ALT_FPGAMGR_CTL_s
1009 uint32_t nconfigpull : 1;
1010 uint32_t nstatuspull : 1;
1011 uint32_t confdonepull : 1;
1013 uint32_t cdratio : 2;
1014 uint32_t axicfgen : 1;
1015 uint32_t cfgwdth : 1;
1020 typedef volatile struct ALT_FPGAMGR_CTL_s ALT_FPGAMGR_CTL_t;
1024 #define ALT_FPGAMGR_CTL_OFST 0x4
1072 #define ALT_FPGAMGR_DCLKCNT_CNT_LSB 0
1074 #define ALT_FPGAMGR_DCLKCNT_CNT_MSB 31
1076 #define ALT_FPGAMGR_DCLKCNT_CNT_WIDTH 32
1078 #define ALT_FPGAMGR_DCLKCNT_CNT_SET_MSK 0xffffffff
1080 #define ALT_FPGAMGR_DCLKCNT_CNT_CLR_MSK 0x00000000
1082 #define ALT_FPGAMGR_DCLKCNT_CNT_RESET 0x0
1084 #define ALT_FPGAMGR_DCLKCNT_CNT_GET(value) (((value) & 0xffffffff) >> 0)
1086 #define ALT_FPGAMGR_DCLKCNT_CNT_SET(value) (((value) << 0) & 0xffffffff)
1088 #ifndef __ASSEMBLY__
1099 struct ALT_FPGAMGR_DCLKCNT_s
1105 typedef volatile struct ALT_FPGAMGR_DCLKCNT_s ALT_FPGAMGR_DCLKCNT_t;
1109 #define ALT_FPGAMGR_DCLKCNT_OFST 0x8
1148 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_E_NOTDONE 0x0
1154 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_E_DONE 0x1
1157 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_LSB 0
1159 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_MSB 0
1161 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_WIDTH 1
1163 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_SET_MSK 0x00000001
1165 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_CLR_MSK 0xfffffffe
1167 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_RESET 0x0
1169 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_GET(value) (((value) & 0x00000001) >> 0)
1171 #define ALT_FPGAMGR_DCLKSTAT_DCNTDONE_SET(value) (((value) << 0) & 0x00000001)
1173 #ifndef __ASSEMBLY__
1184 struct ALT_FPGAMGR_DCLKSTAT_s
1186 uint32_t dcntdone : 1;
1191 typedef volatile struct ALT_FPGAMGR_DCLKSTAT_s ALT_FPGAMGR_DCLKSTAT_t;
1195 #define ALT_FPGAMGR_DCLKSTAT_OFST 0xc
1220 #define ALT_FPGAMGR_GPO_VALUE_LSB 0
1222 #define ALT_FPGAMGR_GPO_VALUE_MSB 31
1224 #define ALT_FPGAMGR_GPO_VALUE_WIDTH 32
1226 #define ALT_FPGAMGR_GPO_VALUE_SET_MSK 0xffffffff
1228 #define ALT_FPGAMGR_GPO_VALUE_CLR_MSK 0x00000000
1230 #define ALT_FPGAMGR_GPO_VALUE_RESET 0x0
1232 #define ALT_FPGAMGR_GPO_VALUE_GET(value) (((value) & 0xffffffff) >> 0)
1234 #define ALT_FPGAMGR_GPO_VALUE_SET(value) (((value) << 0) & 0xffffffff)
1236 #ifndef __ASSEMBLY__
1247 struct ALT_FPGAMGR_GPO_s
1249 uint32_t value : 32;
1253 typedef volatile struct ALT_FPGAMGR_GPO_s ALT_FPGAMGR_GPO_t;
1257 #define ALT_FPGAMGR_GPO_OFST 0x10
1282 #define ALT_FPGAMGR_GPI_VALUE_LSB 0
1284 #define ALT_FPGAMGR_GPI_VALUE_MSB 31
1286 #define ALT_FPGAMGR_GPI_VALUE_WIDTH 32
1288 #define ALT_FPGAMGR_GPI_VALUE_SET_MSK 0xffffffff
1290 #define ALT_FPGAMGR_GPI_VALUE_CLR_MSK 0x00000000
1292 #define ALT_FPGAMGR_GPI_VALUE_RESET 0x0
1294 #define ALT_FPGAMGR_GPI_VALUE_GET(value) (((value) & 0xffffffff) >> 0)
1296 #define ALT_FPGAMGR_GPI_VALUE_SET(value) (((value) << 0) & 0xffffffff)
1298 #ifndef __ASSEMBLY__
1309 struct ALT_FPGAMGR_GPI_s
1311 const uint32_t value : 32;
1315 typedef volatile struct ALT_FPGAMGR_GPI_s ALT_FPGAMGR_GPI_t;
1319 #define ALT_FPGAMGR_GPI_OFST 0x14
1350 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_LSB 0
1352 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_MSB 0
1354 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_WIDTH 1
1356 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_SET_MSK 0x00000001
1358 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_CLR_MSK 0xfffffffe
1360 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_RESET 0x0
1362 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_GET(value) (((value) & 0x00000001) >> 0)
1364 #define ALT_FPGAMGR_MISCI_BOOTFPGAFAIL_SET(value) (((value) << 0) & 0x00000001)
1380 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_LSB 1
1382 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_MSB 1
1384 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_WIDTH 1
1386 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_SET_MSK 0x00000002
1388 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_CLR_MSK 0xfffffffd
1390 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_RESET 0x0
1392 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_GET(value) (((value) & 0x00000002) >> 1)
1394 #define ALT_FPGAMGR_MISCI_BOOTFPGARDY_SET(value) (((value) << 1) & 0x00000002)
1396 #ifndef __ASSEMBLY__
1407 struct ALT_FPGAMGR_MISCI_s
1409 const uint32_t bootFPGAfail : 1;
1410 const uint32_t bootFPGArdy : 1;
1415 typedef volatile struct ALT_FPGAMGR_MISCI_s ALT_FPGAMGR_MISCI_t;
1419 #define ALT_FPGAMGR_MISCI_OFST 0x18
1510 #define ALT_MON_GPIO_INTEN_NS_E_DIS 0x0
1516 #define ALT_MON_GPIO_INTEN_NS_E_EN 0x1
1519 #define ALT_MON_GPIO_INTEN_NS_LSB 0
1521 #define ALT_MON_GPIO_INTEN_NS_MSB 0
1523 #define ALT_MON_GPIO_INTEN_NS_WIDTH 1
1525 #define ALT_MON_GPIO_INTEN_NS_SET_MSK 0x00000001
1527 #define ALT_MON_GPIO_INTEN_NS_CLR_MSK 0xfffffffe
1529 #define ALT_MON_GPIO_INTEN_NS_RESET 0x0
1531 #define ALT_MON_GPIO_INTEN_NS_GET(value) (((value) & 0x00000001) >> 0)
1533 #define ALT_MON_GPIO_INTEN_NS_SET(value) (((value) << 0) & 0x00000001)
1555 #define ALT_MON_GPIO_INTEN_CD_E_DIS 0x0
1561 #define ALT_MON_GPIO_INTEN_CD_E_EN 0x1
1564 #define ALT_MON_GPIO_INTEN_CD_LSB 1
1566 #define ALT_MON_GPIO_INTEN_CD_MSB 1
1568 #define ALT_MON_GPIO_INTEN_CD_WIDTH 1
1570 #define ALT_MON_GPIO_INTEN_CD_SET_MSK 0x00000002
1572 #define ALT_MON_GPIO_INTEN_CD_CLR_MSK 0xfffffffd
1574 #define ALT_MON_GPIO_INTEN_CD_RESET 0x0
1576 #define ALT_MON_GPIO_INTEN_CD_GET(value) (((value) & 0x00000002) >> 1)
1578 #define ALT_MON_GPIO_INTEN_CD_SET(value) (((value) << 1) & 0x00000002)
1600 #define ALT_MON_GPIO_INTEN_ID_E_DIS 0x0
1606 #define ALT_MON_GPIO_INTEN_ID_E_EN 0x1
1609 #define ALT_MON_GPIO_INTEN_ID_LSB 2
1611 #define ALT_MON_GPIO_INTEN_ID_MSB 2
1613 #define ALT_MON_GPIO_INTEN_ID_WIDTH 1
1615 #define ALT_MON_GPIO_INTEN_ID_SET_MSK 0x00000004
1617 #define ALT_MON_GPIO_INTEN_ID_CLR_MSK 0xfffffffb
1619 #define ALT_MON_GPIO_INTEN_ID_RESET 0x0
1621 #define ALT_MON_GPIO_INTEN_ID_GET(value) (((value) & 0x00000004) >> 2)
1623 #define ALT_MON_GPIO_INTEN_ID_SET(value) (((value) << 2) & 0x00000004)
1645 #define ALT_MON_GPIO_INTEN_CRC_E_DIS 0x0
1651 #define ALT_MON_GPIO_INTEN_CRC_E_EN 0x1
1654 #define ALT_MON_GPIO_INTEN_CRC_LSB 3
1656 #define ALT_MON_GPIO_INTEN_CRC_MSB 3
1658 #define ALT_MON_GPIO_INTEN_CRC_WIDTH 1
1660 #define ALT_MON_GPIO_INTEN_CRC_SET_MSK 0x00000008
1662 #define ALT_MON_GPIO_INTEN_CRC_CLR_MSK 0xfffffff7
1664 #define ALT_MON_GPIO_INTEN_CRC_RESET 0x0
1666 #define ALT_MON_GPIO_INTEN_CRC_GET(value) (((value) & 0x00000008) >> 3)
1668 #define ALT_MON_GPIO_INTEN_CRC_SET(value) (((value) << 3) & 0x00000008)
1690 #define ALT_MON_GPIO_INTEN_CCD_E_DIS 0x0
1696 #define ALT_MON_GPIO_INTEN_CCD_E_EN 0x1
1699 #define ALT_MON_GPIO_INTEN_CCD_LSB 4
1701 #define ALT_MON_GPIO_INTEN_CCD_MSB 4
1703 #define ALT_MON_GPIO_INTEN_CCD_WIDTH 1
1705 #define ALT_MON_GPIO_INTEN_CCD_SET_MSK 0x00000010
1707 #define ALT_MON_GPIO_INTEN_CCD_CLR_MSK 0xffffffef
1709 #define ALT_MON_GPIO_INTEN_CCD_RESET 0x0
1711 #define ALT_MON_GPIO_INTEN_CCD_GET(value) (((value) & 0x00000010) >> 4)
1713 #define ALT_MON_GPIO_INTEN_CCD_SET(value) (((value) << 4) & 0x00000010)
1735 #define ALT_MON_GPIO_INTEN_PRR_E_DIS 0x0
1741 #define ALT_MON_GPIO_INTEN_PRR_E_EN 0x1
1744 #define ALT_MON_GPIO_INTEN_PRR_LSB 5
1746 #define ALT_MON_GPIO_INTEN_PRR_MSB 5
1748 #define ALT_MON_GPIO_INTEN_PRR_WIDTH 1
1750 #define ALT_MON_GPIO_INTEN_PRR_SET_MSK 0x00000020
1752 #define ALT_MON_GPIO_INTEN_PRR_CLR_MSK 0xffffffdf
1754 #define ALT_MON_GPIO_INTEN_PRR_RESET 0x0
1756 #define ALT_MON_GPIO_INTEN_PRR_GET(value) (((value) & 0x00000020) >> 5)
1758 #define ALT_MON_GPIO_INTEN_PRR_SET(value) (((value) << 5) & 0x00000020)
1780 #define ALT_MON_GPIO_INTEN_PRE_E_DIS 0x0
1786 #define ALT_MON_GPIO_INTEN_PRE_E_EN 0x1
1789 #define ALT_MON_GPIO_INTEN_PRE_LSB 6
1791 #define ALT_MON_GPIO_INTEN_PRE_MSB 6
1793 #define ALT_MON_GPIO_INTEN_PRE_WIDTH 1
1795 #define ALT_MON_GPIO_INTEN_PRE_SET_MSK 0x00000040
1797 #define ALT_MON_GPIO_INTEN_PRE_CLR_MSK 0xffffffbf
1799 #define ALT_MON_GPIO_INTEN_PRE_RESET 0x0
1801 #define ALT_MON_GPIO_INTEN_PRE_GET(value) (((value) & 0x00000040) >> 6)
1803 #define ALT_MON_GPIO_INTEN_PRE_SET(value) (((value) << 6) & 0x00000040)
1825 #define ALT_MON_GPIO_INTEN_PRD_E_DIS 0x0
1831 #define ALT_MON_GPIO_INTEN_PRD_E_EN 0x1
1834 #define ALT_MON_GPIO_INTEN_PRD_LSB 7
1836 #define ALT_MON_GPIO_INTEN_PRD_MSB 7
1838 #define ALT_MON_GPIO_INTEN_PRD_WIDTH 1
1840 #define ALT_MON_GPIO_INTEN_PRD_SET_MSK 0x00000080
1842 #define ALT_MON_GPIO_INTEN_PRD_CLR_MSK 0xffffff7f
1844 #define ALT_MON_GPIO_INTEN_PRD_RESET 0x0
1846 #define ALT_MON_GPIO_INTEN_PRD_GET(value) (((value) & 0x00000080) >> 7)
1848 #define ALT_MON_GPIO_INTEN_PRD_SET(value) (((value) << 7) & 0x00000080)
1870 #define ALT_MON_GPIO_INTEN_NCP_E_DIS 0x0
1876 #define ALT_MON_GPIO_INTEN_NCP_E_EN 0x1
1879 #define ALT_MON_GPIO_INTEN_NCP_LSB 8
1881 #define ALT_MON_GPIO_INTEN_NCP_MSB 8
1883 #define ALT_MON_GPIO_INTEN_NCP_WIDTH 1
1885 #define ALT_MON_GPIO_INTEN_NCP_SET_MSK 0x00000100
1887 #define ALT_MON_GPIO_INTEN_NCP_CLR_MSK 0xfffffeff
1889 #define ALT_MON_GPIO_INTEN_NCP_RESET 0x0
1891 #define ALT_MON_GPIO_INTEN_NCP_GET(value) (((value) & 0x00000100) >> 8)
1893 #define ALT_MON_GPIO_INTEN_NCP_SET(value) (((value) << 8) & 0x00000100)
1915 #define ALT_MON_GPIO_INTEN_NSP_E_DIS 0x0
1921 #define ALT_MON_GPIO_INTEN_NSP_E_EN 0x1
1924 #define ALT_MON_GPIO_INTEN_NSP_LSB 9
1926 #define ALT_MON_GPIO_INTEN_NSP_MSB 9
1928 #define ALT_MON_GPIO_INTEN_NSP_WIDTH 1
1930 #define ALT_MON_GPIO_INTEN_NSP_SET_MSK 0x00000200
1932 #define ALT_MON_GPIO_INTEN_NSP_CLR_MSK 0xfffffdff
1934 #define ALT_MON_GPIO_INTEN_NSP_RESET 0x0
1936 #define ALT_MON_GPIO_INTEN_NSP_GET(value) (((value) & 0x00000200) >> 9)
1938 #define ALT_MON_GPIO_INTEN_NSP_SET(value) (((value) << 9) & 0x00000200)
1960 #define ALT_MON_GPIO_INTEN_CDP_E_DIS 0x0
1966 #define ALT_MON_GPIO_INTEN_CDP_E_EN 0x1
1969 #define ALT_MON_GPIO_INTEN_CDP_LSB 10
1971 #define ALT_MON_GPIO_INTEN_CDP_MSB 10
1973 #define ALT_MON_GPIO_INTEN_CDP_WIDTH 1
1975 #define ALT_MON_GPIO_INTEN_CDP_SET_MSK 0x00000400
1977 #define ALT_MON_GPIO_INTEN_CDP_CLR_MSK 0xfffffbff
1979 #define ALT_MON_GPIO_INTEN_CDP_RESET 0x0
1981 #define ALT_MON_GPIO_INTEN_CDP_GET(value) (((value) & 0x00000400) >> 10)
1983 #define ALT_MON_GPIO_INTEN_CDP_SET(value) (((value) << 10) & 0x00000400)
2005 #define ALT_MON_GPIO_INTEN_FPO_E_DIS 0x0
2011 #define ALT_MON_GPIO_INTEN_FPO_E_EN 0x1
2014 #define ALT_MON_GPIO_INTEN_FPO_LSB 11
2016 #define ALT_MON_GPIO_INTEN_FPO_MSB 11
2018 #define ALT_MON_GPIO_INTEN_FPO_WIDTH 1
2020 #define ALT_MON_GPIO_INTEN_FPO_SET_MSK 0x00000800
2022 #define ALT_MON_GPIO_INTEN_FPO_CLR_MSK 0xfffff7ff
2024 #define ALT_MON_GPIO_INTEN_FPO_RESET 0x0
2026 #define ALT_MON_GPIO_INTEN_FPO_GET(value) (((value) & 0x00000800) >> 11)
2028 #define ALT_MON_GPIO_INTEN_FPO_SET(value) (((value) << 11) & 0x00000800)
2030 #ifndef __ASSEMBLY__
2041 struct ALT_MON_GPIO_INTEN_s
2059 typedef volatile struct ALT_MON_GPIO_INTEN_s ALT_MON_GPIO_INTEN_t;
2063 #define ALT_MON_GPIO_INTEN_OFST 0x30
2065 #define ALT_MON_GPIO_INTEN_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INTEN_OFST))
2118 #define ALT_MON_GPIO_INTMSK_NS_E_DIS 0x0
2124 #define ALT_MON_GPIO_INTMSK_NS_E_EN 0x1
2127 #define ALT_MON_GPIO_INTMSK_NS_LSB 0
2129 #define ALT_MON_GPIO_INTMSK_NS_MSB 0
2131 #define ALT_MON_GPIO_INTMSK_NS_WIDTH 1
2133 #define ALT_MON_GPIO_INTMSK_NS_SET_MSK 0x00000001
2135 #define ALT_MON_GPIO_INTMSK_NS_CLR_MSK 0xfffffffe
2137 #define ALT_MON_GPIO_INTMSK_NS_RESET 0x0
2139 #define ALT_MON_GPIO_INTMSK_NS_GET(value) (((value) & 0x00000001) >> 0)
2141 #define ALT_MON_GPIO_INTMSK_NS_SET(value) (((value) << 0) & 0x00000001)
2165 #define ALT_MON_GPIO_INTMSK_CD_E_DIS 0x0
2171 #define ALT_MON_GPIO_INTMSK_CD_E_EN 0x1
2174 #define ALT_MON_GPIO_INTMSK_CD_LSB 1
2176 #define ALT_MON_GPIO_INTMSK_CD_MSB 1
2178 #define ALT_MON_GPIO_INTMSK_CD_WIDTH 1
2180 #define ALT_MON_GPIO_INTMSK_CD_SET_MSK 0x00000002
2182 #define ALT_MON_GPIO_INTMSK_CD_CLR_MSK 0xfffffffd
2184 #define ALT_MON_GPIO_INTMSK_CD_RESET 0x0
2186 #define ALT_MON_GPIO_INTMSK_CD_GET(value) (((value) & 0x00000002) >> 1)
2188 #define ALT_MON_GPIO_INTMSK_CD_SET(value) (((value) << 1) & 0x00000002)
2212 #define ALT_MON_GPIO_INTMSK_ID_E_DIS 0x0
2218 #define ALT_MON_GPIO_INTMSK_ID_E_EN 0x1
2221 #define ALT_MON_GPIO_INTMSK_ID_LSB 2
2223 #define ALT_MON_GPIO_INTMSK_ID_MSB 2
2225 #define ALT_MON_GPIO_INTMSK_ID_WIDTH 1
2227 #define ALT_MON_GPIO_INTMSK_ID_SET_MSK 0x00000004
2229 #define ALT_MON_GPIO_INTMSK_ID_CLR_MSK 0xfffffffb
2231 #define ALT_MON_GPIO_INTMSK_ID_RESET 0x0
2233 #define ALT_MON_GPIO_INTMSK_ID_GET(value) (((value) & 0x00000004) >> 2)
2235 #define ALT_MON_GPIO_INTMSK_ID_SET(value) (((value) << 2) & 0x00000004)
2259 #define ALT_MON_GPIO_INTMSK_CRC_E_DIS 0x0
2265 #define ALT_MON_GPIO_INTMSK_CRC_E_EN 0x1
2268 #define ALT_MON_GPIO_INTMSK_CRC_LSB 3
2270 #define ALT_MON_GPIO_INTMSK_CRC_MSB 3
2272 #define ALT_MON_GPIO_INTMSK_CRC_WIDTH 1
2274 #define ALT_MON_GPIO_INTMSK_CRC_SET_MSK 0x00000008
2276 #define ALT_MON_GPIO_INTMSK_CRC_CLR_MSK 0xfffffff7
2278 #define ALT_MON_GPIO_INTMSK_CRC_RESET 0x0
2280 #define ALT_MON_GPIO_INTMSK_CRC_GET(value) (((value) & 0x00000008) >> 3)
2282 #define ALT_MON_GPIO_INTMSK_CRC_SET(value) (((value) << 3) & 0x00000008)
2306 #define ALT_MON_GPIO_INTMSK_CCD_E_DIS 0x0
2312 #define ALT_MON_GPIO_INTMSK_CCD_E_EN 0x1
2315 #define ALT_MON_GPIO_INTMSK_CCD_LSB 4
2317 #define ALT_MON_GPIO_INTMSK_CCD_MSB 4
2319 #define ALT_MON_GPIO_INTMSK_CCD_WIDTH 1
2321 #define ALT_MON_GPIO_INTMSK_CCD_SET_MSK 0x00000010
2323 #define ALT_MON_GPIO_INTMSK_CCD_CLR_MSK 0xffffffef
2325 #define ALT_MON_GPIO_INTMSK_CCD_RESET 0x0
2327 #define ALT_MON_GPIO_INTMSK_CCD_GET(value) (((value) & 0x00000010) >> 4)
2329 #define ALT_MON_GPIO_INTMSK_CCD_SET(value) (((value) << 4) & 0x00000010)
2353 #define ALT_MON_GPIO_INTMSK_PRR_E_DIS 0x0
2359 #define ALT_MON_GPIO_INTMSK_PRR_E_EN 0x1
2362 #define ALT_MON_GPIO_INTMSK_PRR_LSB 5
2364 #define ALT_MON_GPIO_INTMSK_PRR_MSB 5
2366 #define ALT_MON_GPIO_INTMSK_PRR_WIDTH 1
2368 #define ALT_MON_GPIO_INTMSK_PRR_SET_MSK 0x00000020
2370 #define ALT_MON_GPIO_INTMSK_PRR_CLR_MSK 0xffffffdf
2372 #define ALT_MON_GPIO_INTMSK_PRR_RESET 0x0
2374 #define ALT_MON_GPIO_INTMSK_PRR_GET(value) (((value) & 0x00000020) >> 5)
2376 #define ALT_MON_GPIO_INTMSK_PRR_SET(value) (((value) << 5) & 0x00000020)
2400 #define ALT_MON_GPIO_INTMSK_PRE_E_DIS 0x0
2406 #define ALT_MON_GPIO_INTMSK_PRE_E_EN 0x1
2409 #define ALT_MON_GPIO_INTMSK_PRE_LSB 6
2411 #define ALT_MON_GPIO_INTMSK_PRE_MSB 6
2413 #define ALT_MON_GPIO_INTMSK_PRE_WIDTH 1
2415 #define ALT_MON_GPIO_INTMSK_PRE_SET_MSK 0x00000040
2417 #define ALT_MON_GPIO_INTMSK_PRE_CLR_MSK 0xffffffbf
2419 #define ALT_MON_GPIO_INTMSK_PRE_RESET 0x0
2421 #define ALT_MON_GPIO_INTMSK_PRE_GET(value) (((value) & 0x00000040) >> 6)
2423 #define ALT_MON_GPIO_INTMSK_PRE_SET(value) (((value) << 6) & 0x00000040)
2447 #define ALT_MON_GPIO_INTMSK_PRD_E_DIS 0x0
2453 #define ALT_MON_GPIO_INTMSK_PRD_E_EN 0x1
2456 #define ALT_MON_GPIO_INTMSK_PRD_LSB 7
2458 #define ALT_MON_GPIO_INTMSK_PRD_MSB 7
2460 #define ALT_MON_GPIO_INTMSK_PRD_WIDTH 1
2462 #define ALT_MON_GPIO_INTMSK_PRD_SET_MSK 0x00000080
2464 #define ALT_MON_GPIO_INTMSK_PRD_CLR_MSK 0xffffff7f
2466 #define ALT_MON_GPIO_INTMSK_PRD_RESET 0x0
2468 #define ALT_MON_GPIO_INTMSK_PRD_GET(value) (((value) & 0x00000080) >> 7)
2470 #define ALT_MON_GPIO_INTMSK_PRD_SET(value) (((value) << 7) & 0x00000080)
2494 #define ALT_MON_GPIO_INTMSK_NCP_E_DIS 0x0
2500 #define ALT_MON_GPIO_INTMSK_NCP_E_EN 0x1
2503 #define ALT_MON_GPIO_INTMSK_NCP_LSB 8
2505 #define ALT_MON_GPIO_INTMSK_NCP_MSB 8
2507 #define ALT_MON_GPIO_INTMSK_NCP_WIDTH 1
2509 #define ALT_MON_GPIO_INTMSK_NCP_SET_MSK 0x00000100
2511 #define ALT_MON_GPIO_INTMSK_NCP_CLR_MSK 0xfffffeff
2513 #define ALT_MON_GPIO_INTMSK_NCP_RESET 0x0
2515 #define ALT_MON_GPIO_INTMSK_NCP_GET(value) (((value) & 0x00000100) >> 8)
2517 #define ALT_MON_GPIO_INTMSK_NCP_SET(value) (((value) << 8) & 0x00000100)
2541 #define ALT_MON_GPIO_INTMSK_NSP_E_DIS 0x0
2547 #define ALT_MON_GPIO_INTMSK_NSP_E_EN 0x1
2550 #define ALT_MON_GPIO_INTMSK_NSP_LSB 9
2552 #define ALT_MON_GPIO_INTMSK_NSP_MSB 9
2554 #define ALT_MON_GPIO_INTMSK_NSP_WIDTH 1
2556 #define ALT_MON_GPIO_INTMSK_NSP_SET_MSK 0x00000200
2558 #define ALT_MON_GPIO_INTMSK_NSP_CLR_MSK 0xfffffdff
2560 #define ALT_MON_GPIO_INTMSK_NSP_RESET 0x0
2562 #define ALT_MON_GPIO_INTMSK_NSP_GET(value) (((value) & 0x00000200) >> 9)
2564 #define ALT_MON_GPIO_INTMSK_NSP_SET(value) (((value) << 9) & 0x00000200)
2588 #define ALT_MON_GPIO_INTMSK_CDP_E_DIS 0x0
2594 #define ALT_MON_GPIO_INTMSK_CDP_E_EN 0x1
2597 #define ALT_MON_GPIO_INTMSK_CDP_LSB 10
2599 #define ALT_MON_GPIO_INTMSK_CDP_MSB 10
2601 #define ALT_MON_GPIO_INTMSK_CDP_WIDTH 1
2603 #define ALT_MON_GPIO_INTMSK_CDP_SET_MSK 0x00000400
2605 #define ALT_MON_GPIO_INTMSK_CDP_CLR_MSK 0xfffffbff
2607 #define ALT_MON_GPIO_INTMSK_CDP_RESET 0x0
2609 #define ALT_MON_GPIO_INTMSK_CDP_GET(value) (((value) & 0x00000400) >> 10)
2611 #define ALT_MON_GPIO_INTMSK_CDP_SET(value) (((value) << 10) & 0x00000400)
2635 #define ALT_MON_GPIO_INTMSK_FPO_E_DIS 0x0
2641 #define ALT_MON_GPIO_INTMSK_FPO_E_EN 0x1
2644 #define ALT_MON_GPIO_INTMSK_FPO_LSB 11
2646 #define ALT_MON_GPIO_INTMSK_FPO_MSB 11
2648 #define ALT_MON_GPIO_INTMSK_FPO_WIDTH 1
2650 #define ALT_MON_GPIO_INTMSK_FPO_SET_MSK 0x00000800
2652 #define ALT_MON_GPIO_INTMSK_FPO_CLR_MSK 0xfffff7ff
2654 #define ALT_MON_GPIO_INTMSK_FPO_RESET 0x0
2656 #define ALT_MON_GPIO_INTMSK_FPO_GET(value) (((value) & 0x00000800) >> 11)
2658 #define ALT_MON_GPIO_INTMSK_FPO_SET(value) (((value) << 11) & 0x00000800)
2660 #ifndef __ASSEMBLY__
2671 struct ALT_MON_GPIO_INTMSK_s
2689 typedef volatile struct ALT_MON_GPIO_INTMSK_s ALT_MON_GPIO_INTMSK_t;
2693 #define ALT_MON_GPIO_INTMSK_OFST 0x34
2695 #define ALT_MON_GPIO_INTMSK_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INTMSK_OFST))
2743 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_E_LEVEL 0x0
2749 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_E_EDGE 0x1
2752 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_LSB 0
2754 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_MSB 0
2756 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_WIDTH 1
2758 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_SET_MSK 0x00000001
2760 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_CLR_MSK 0xfffffffe
2762 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_RESET 0x0
2764 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_GET(value) (((value) & 0x00000001) >> 0)
2766 #define ALT_MON_GPIO_INTTYPE_LEVEL_NS_SET(value) (((value) << 0) & 0x00000001)
2789 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_E_LEVEL 0x0
2795 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_E_EDGE 0x1
2798 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_LSB 1
2800 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_MSB 1
2802 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_WIDTH 1
2804 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_SET_MSK 0x00000002
2806 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_CLR_MSK 0xfffffffd
2808 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_RESET 0x0
2810 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_GET(value) (((value) & 0x00000002) >> 1)
2812 #define ALT_MON_GPIO_INTTYPE_LEVEL_CD_SET(value) (((value) << 1) & 0x00000002)
2835 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_E_LEVEL 0x0
2841 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_E_EDGE 0x1
2844 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_LSB 2
2846 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_MSB 2
2848 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_WIDTH 1
2850 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_SET_MSK 0x00000004
2852 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_CLR_MSK 0xfffffffb
2854 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_RESET 0x0
2856 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_GET(value) (((value) & 0x00000004) >> 2)
2858 #define ALT_MON_GPIO_INTTYPE_LEVEL_ID_SET(value) (((value) << 2) & 0x00000004)
2881 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_E_LEVEL 0x0
2887 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_E_EDGE 0x1
2890 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_LSB 3
2892 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_MSB 3
2894 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_WIDTH 1
2896 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_SET_MSK 0x00000008
2898 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_CLR_MSK 0xfffffff7
2900 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_RESET 0x0
2902 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_GET(value) (((value) & 0x00000008) >> 3)
2904 #define ALT_MON_GPIO_INTTYPE_LEVEL_CRC_SET(value) (((value) << 3) & 0x00000008)
2927 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_E_LEVEL 0x0
2933 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_E_EDGE 0x1
2936 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_LSB 4
2938 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_MSB 4
2940 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_WIDTH 1
2942 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_SET_MSK 0x00000010
2944 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_CLR_MSK 0xffffffef
2946 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_RESET 0x0
2948 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_GET(value) (((value) & 0x00000010) >> 4)
2950 #define ALT_MON_GPIO_INTTYPE_LEVEL_CCD_SET(value) (((value) << 4) & 0x00000010)
2973 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_E_LEVEL 0x0
2979 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_E_EDGE 0x1
2982 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_LSB 5
2984 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_MSB 5
2986 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_WIDTH 1
2988 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_SET_MSK 0x00000020
2990 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_CLR_MSK 0xffffffdf
2992 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_RESET 0x0
2994 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_GET(value) (((value) & 0x00000020) >> 5)
2996 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRR_SET(value) (((value) << 5) & 0x00000020)
3019 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_E_LEVEL 0x0
3025 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_E_EDGE 0x1
3028 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_LSB 6
3030 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_MSB 6
3032 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_WIDTH 1
3034 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_SET_MSK 0x00000040
3036 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_CLR_MSK 0xffffffbf
3038 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_RESET 0x0
3040 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_GET(value) (((value) & 0x00000040) >> 6)
3042 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRE_SET(value) (((value) << 6) & 0x00000040)
3065 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_E_LEVEL 0x0
3071 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_E_EDGE 0x1
3074 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_LSB 7
3076 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_MSB 7
3078 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_WIDTH 1
3080 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_SET_MSK 0x00000080
3082 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_CLR_MSK 0xffffff7f
3084 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_RESET 0x0
3086 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_GET(value) (((value) & 0x00000080) >> 7)
3088 #define ALT_MON_GPIO_INTTYPE_LEVEL_PRD_SET(value) (((value) << 7) & 0x00000080)
3111 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_E_LEVEL 0x0
3117 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_E_EDGE 0x1
3120 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_LSB 8
3122 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_MSB 8
3124 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_WIDTH 1
3126 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_SET_MSK 0x00000100
3128 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_CLR_MSK 0xfffffeff
3130 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_RESET 0x0
3132 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_GET(value) (((value) & 0x00000100) >> 8)
3134 #define ALT_MON_GPIO_INTTYPE_LEVEL_NCP_SET(value) (((value) << 8) & 0x00000100)
3157 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_E_LEVEL 0x0
3163 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_E_EDGE 0x1
3166 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_LSB 9
3168 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_MSB 9
3170 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_WIDTH 1
3172 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_SET_MSK 0x00000200
3174 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_CLR_MSK 0xfffffdff
3176 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_RESET 0x0
3178 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_GET(value) (((value) & 0x00000200) >> 9)
3180 #define ALT_MON_GPIO_INTTYPE_LEVEL_NSP_SET(value) (((value) << 9) & 0x00000200)
3203 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_E_LEVEL 0x0
3209 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_E_EDGE 0x1
3212 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_LSB 10
3214 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_MSB 10
3216 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_WIDTH 1
3218 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_SET_MSK 0x00000400
3220 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_CLR_MSK 0xfffffbff
3222 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_RESET 0x0
3224 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_GET(value) (((value) & 0x00000400) >> 10)
3226 #define ALT_MON_GPIO_INTTYPE_LEVEL_CDP_SET(value) (((value) << 10) & 0x00000400)
3249 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_E_LEVEL 0x0
3255 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_E_EDGE 0x1
3258 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_LSB 11
3260 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_MSB 11
3262 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_WIDTH 1
3264 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_SET_MSK 0x00000800
3266 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_CLR_MSK 0xfffff7ff
3268 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_RESET 0x0
3270 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_GET(value) (((value) & 0x00000800) >> 11)
3272 #define ALT_MON_GPIO_INTTYPE_LEVEL_FPO_SET(value) (((value) << 11) & 0x00000800)
3274 #ifndef __ASSEMBLY__
3285 struct ALT_MON_GPIO_INTTYPE_LEVEL_s
3303 typedef volatile struct ALT_MON_GPIO_INTTYPE_LEVEL_s ALT_MON_GPIO_INTTYPE_LEVEL_t;
3307 #define ALT_MON_GPIO_INTTYPE_LEVEL_OFST 0x38
3309 #define ALT_MON_GPIO_INTTYPE_LEVEL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INTTYPE_LEVEL_OFST))
3355 #define ALT_MON_GPIO_INT_POL_NS_E_ACTLOW 0x0
3361 #define ALT_MON_GPIO_INT_POL_NS_E_ACTHIGH 0x1
3364 #define ALT_MON_GPIO_INT_POL_NS_LSB 0
3366 #define ALT_MON_GPIO_INT_POL_NS_MSB 0
3368 #define ALT_MON_GPIO_INT_POL_NS_WIDTH 1
3370 #define ALT_MON_GPIO_INT_POL_NS_SET_MSK 0x00000001
3372 #define ALT_MON_GPIO_INT_POL_NS_CLR_MSK 0xfffffffe
3374 #define ALT_MON_GPIO_INT_POL_NS_RESET 0x0
3376 #define ALT_MON_GPIO_INT_POL_NS_GET(value) (((value) & 0x00000001) >> 0)
3378 #define ALT_MON_GPIO_INT_POL_NS_SET(value) (((value) << 0) & 0x00000001)
3400 #define ALT_MON_GPIO_INT_POL_CD_E_ACTLOW 0x0
3406 #define ALT_MON_GPIO_INT_POL_CD_E_ACTHIGH 0x1
3409 #define ALT_MON_GPIO_INT_POL_CD_LSB 1
3411 #define ALT_MON_GPIO_INT_POL_CD_MSB 1
3413 #define ALT_MON_GPIO_INT_POL_CD_WIDTH 1
3415 #define ALT_MON_GPIO_INT_POL_CD_SET_MSK 0x00000002
3417 #define ALT_MON_GPIO_INT_POL_CD_CLR_MSK 0xfffffffd
3419 #define ALT_MON_GPIO_INT_POL_CD_RESET 0x0
3421 #define ALT_MON_GPIO_INT_POL_CD_GET(value) (((value) & 0x00000002) >> 1)
3423 #define ALT_MON_GPIO_INT_POL_CD_SET(value) (((value) << 1) & 0x00000002)
3445 #define ALT_MON_GPIO_INT_POL_ID_E_ACTLOW 0x0
3451 #define ALT_MON_GPIO_INT_POL_ID_E_ACTHIGH 0x1
3454 #define ALT_MON_GPIO_INT_POL_ID_LSB 2
3456 #define ALT_MON_GPIO_INT_POL_ID_MSB 2
3458 #define ALT_MON_GPIO_INT_POL_ID_WIDTH 1
3460 #define ALT_MON_GPIO_INT_POL_ID_SET_MSK 0x00000004
3462 #define ALT_MON_GPIO_INT_POL_ID_CLR_MSK 0xfffffffb
3464 #define ALT_MON_GPIO_INT_POL_ID_RESET 0x0
3466 #define ALT_MON_GPIO_INT_POL_ID_GET(value) (((value) & 0x00000004) >> 2)
3468 #define ALT_MON_GPIO_INT_POL_ID_SET(value) (((value) << 2) & 0x00000004)
3490 #define ALT_MON_GPIO_INT_POL_CRC_E_ACTLOW 0x0
3496 #define ALT_MON_GPIO_INT_POL_CRC_E_ACTHIGH 0x1
3499 #define ALT_MON_GPIO_INT_POL_CRC_LSB 3
3501 #define ALT_MON_GPIO_INT_POL_CRC_MSB 3
3503 #define ALT_MON_GPIO_INT_POL_CRC_WIDTH 1
3505 #define ALT_MON_GPIO_INT_POL_CRC_SET_MSK 0x00000008
3507 #define ALT_MON_GPIO_INT_POL_CRC_CLR_MSK 0xfffffff7
3509 #define ALT_MON_GPIO_INT_POL_CRC_RESET 0x0
3511 #define ALT_MON_GPIO_INT_POL_CRC_GET(value) (((value) & 0x00000008) >> 3)
3513 #define ALT_MON_GPIO_INT_POL_CRC_SET(value) (((value) << 3) & 0x00000008)
3535 #define ALT_MON_GPIO_INT_POL_CCD_E_ACTLOW 0x0
3541 #define ALT_MON_GPIO_INT_POL_CCD_E_ACTHIGH 0x1
3544 #define ALT_MON_GPIO_INT_POL_CCD_LSB 4
3546 #define ALT_MON_GPIO_INT_POL_CCD_MSB 4
3548 #define ALT_MON_GPIO_INT_POL_CCD_WIDTH 1
3550 #define ALT_MON_GPIO_INT_POL_CCD_SET_MSK 0x00000010
3552 #define ALT_MON_GPIO_INT_POL_CCD_CLR_MSK 0xffffffef
3554 #define ALT_MON_GPIO_INT_POL_CCD_RESET 0x0
3556 #define ALT_MON_GPIO_INT_POL_CCD_GET(value) (((value) & 0x00000010) >> 4)
3558 #define ALT_MON_GPIO_INT_POL_CCD_SET(value) (((value) << 4) & 0x00000010)
3580 #define ALT_MON_GPIO_INT_POL_PRR_E_ACTLOW 0x0
3586 #define ALT_MON_GPIO_INT_POL_PRR_E_ACTHIGH 0x1
3589 #define ALT_MON_GPIO_INT_POL_PRR_LSB 5
3591 #define ALT_MON_GPIO_INT_POL_PRR_MSB 5
3593 #define ALT_MON_GPIO_INT_POL_PRR_WIDTH 1
3595 #define ALT_MON_GPIO_INT_POL_PRR_SET_MSK 0x00000020
3597 #define ALT_MON_GPIO_INT_POL_PRR_CLR_MSK 0xffffffdf
3599 #define ALT_MON_GPIO_INT_POL_PRR_RESET 0x0
3601 #define ALT_MON_GPIO_INT_POL_PRR_GET(value) (((value) & 0x00000020) >> 5)
3603 #define ALT_MON_GPIO_INT_POL_PRR_SET(value) (((value) << 5) & 0x00000020)
3625 #define ALT_MON_GPIO_INT_POL_PRE_E_ACTLOW 0x0
3631 #define ALT_MON_GPIO_INT_POL_PRE_E_ACTHIGH 0x1
3634 #define ALT_MON_GPIO_INT_POL_PRE_LSB 6
3636 #define ALT_MON_GPIO_INT_POL_PRE_MSB 6
3638 #define ALT_MON_GPIO_INT_POL_PRE_WIDTH 1
3640 #define ALT_MON_GPIO_INT_POL_PRE_SET_MSK 0x00000040
3642 #define ALT_MON_GPIO_INT_POL_PRE_CLR_MSK 0xffffffbf
3644 #define ALT_MON_GPIO_INT_POL_PRE_RESET 0x0
3646 #define ALT_MON_GPIO_INT_POL_PRE_GET(value) (((value) & 0x00000040) >> 6)
3648 #define ALT_MON_GPIO_INT_POL_PRE_SET(value) (((value) << 6) & 0x00000040)
3670 #define ALT_MON_GPIO_INT_POL_PRD_E_ACTLOW 0x0
3676 #define ALT_MON_GPIO_INT_POL_PRD_E_ACTHIGH 0x1
3679 #define ALT_MON_GPIO_INT_POL_PRD_LSB 7
3681 #define ALT_MON_GPIO_INT_POL_PRD_MSB 7
3683 #define ALT_MON_GPIO_INT_POL_PRD_WIDTH 1
3685 #define ALT_MON_GPIO_INT_POL_PRD_SET_MSK 0x00000080
3687 #define ALT_MON_GPIO_INT_POL_PRD_CLR_MSK 0xffffff7f
3689 #define ALT_MON_GPIO_INT_POL_PRD_RESET 0x0
3691 #define ALT_MON_GPIO_INT_POL_PRD_GET(value) (((value) & 0x00000080) >> 7)
3693 #define ALT_MON_GPIO_INT_POL_PRD_SET(value) (((value) << 7) & 0x00000080)
3715 #define ALT_MON_GPIO_INT_POL_NCP_E_ACTLOW 0x0
3721 #define ALT_MON_GPIO_INT_POL_NCP_E_ACTHIGH 0x1
3724 #define ALT_MON_GPIO_INT_POL_NCP_LSB 8
3726 #define ALT_MON_GPIO_INT_POL_NCP_MSB 8
3728 #define ALT_MON_GPIO_INT_POL_NCP_WIDTH 1
3730 #define ALT_MON_GPIO_INT_POL_NCP_SET_MSK 0x00000100
3732 #define ALT_MON_GPIO_INT_POL_NCP_CLR_MSK 0xfffffeff
3734 #define ALT_MON_GPIO_INT_POL_NCP_RESET 0x0
3736 #define ALT_MON_GPIO_INT_POL_NCP_GET(value) (((value) & 0x00000100) >> 8)
3738 #define ALT_MON_GPIO_INT_POL_NCP_SET(value) (((value) << 8) & 0x00000100)
3760 #define ALT_MON_GPIO_INT_POL_NSP_E_ACTLOW 0x0
3766 #define ALT_MON_GPIO_INT_POL_NSP_E_ACTHIGH 0x1
3769 #define ALT_MON_GPIO_INT_POL_NSP_LSB 9
3771 #define ALT_MON_GPIO_INT_POL_NSP_MSB 9
3773 #define ALT_MON_GPIO_INT_POL_NSP_WIDTH 1
3775 #define ALT_MON_GPIO_INT_POL_NSP_SET_MSK 0x00000200
3777 #define ALT_MON_GPIO_INT_POL_NSP_CLR_MSK 0xfffffdff
3779 #define ALT_MON_GPIO_INT_POL_NSP_RESET 0x0
3781 #define ALT_MON_GPIO_INT_POL_NSP_GET(value) (((value) & 0x00000200) >> 9)
3783 #define ALT_MON_GPIO_INT_POL_NSP_SET(value) (((value) << 9) & 0x00000200)
3805 #define ALT_MON_GPIO_INT_POL_CDP_E_ACTLOW 0x0
3811 #define ALT_MON_GPIO_INT_POL_CDP_E_ACTHIGH 0x1
3814 #define ALT_MON_GPIO_INT_POL_CDP_LSB 10
3816 #define ALT_MON_GPIO_INT_POL_CDP_MSB 10
3818 #define ALT_MON_GPIO_INT_POL_CDP_WIDTH 1
3820 #define ALT_MON_GPIO_INT_POL_CDP_SET_MSK 0x00000400
3822 #define ALT_MON_GPIO_INT_POL_CDP_CLR_MSK 0xfffffbff
3824 #define ALT_MON_GPIO_INT_POL_CDP_RESET 0x0
3826 #define ALT_MON_GPIO_INT_POL_CDP_GET(value) (((value) & 0x00000400) >> 10)
3828 #define ALT_MON_GPIO_INT_POL_CDP_SET(value) (((value) << 10) & 0x00000400)
3850 #define ALT_MON_GPIO_INT_POL_FPO_E_ACTLOW 0x0
3856 #define ALT_MON_GPIO_INT_POL_FPO_E_ACTHIGH 0x1
3859 #define ALT_MON_GPIO_INT_POL_FPO_LSB 11
3861 #define ALT_MON_GPIO_INT_POL_FPO_MSB 11
3863 #define ALT_MON_GPIO_INT_POL_FPO_WIDTH 1
3865 #define ALT_MON_GPIO_INT_POL_FPO_SET_MSK 0x00000800
3867 #define ALT_MON_GPIO_INT_POL_FPO_CLR_MSK 0xfffff7ff
3869 #define ALT_MON_GPIO_INT_POL_FPO_RESET 0x0
3871 #define ALT_MON_GPIO_INT_POL_FPO_GET(value) (((value) & 0x00000800) >> 11)
3873 #define ALT_MON_GPIO_INT_POL_FPO_SET(value) (((value) << 11) & 0x00000800)
3875 #ifndef __ASSEMBLY__
3886 struct ALT_MON_GPIO_INT_POL_s
3904 typedef volatile struct ALT_MON_GPIO_INT_POL_s ALT_MON_GPIO_INT_POL_t;
3908 #define ALT_MON_GPIO_INT_POL_OFST 0x3c
3910 #define ALT_MON_GPIO_INT_POL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INT_POL_OFST))
3957 #define ALT_MON_GPIO_INTSTAT_NS_E_INACT 0x0
3963 #define ALT_MON_GPIO_INTSTAT_NS_E_ACT 0x1
3966 #define ALT_MON_GPIO_INTSTAT_NS_LSB 0
3968 #define ALT_MON_GPIO_INTSTAT_NS_MSB 0
3970 #define ALT_MON_GPIO_INTSTAT_NS_WIDTH 1
3972 #define ALT_MON_GPIO_INTSTAT_NS_SET_MSK 0x00000001
3974 #define ALT_MON_GPIO_INTSTAT_NS_CLR_MSK 0xfffffffe
3976 #define ALT_MON_GPIO_INTSTAT_NS_RESET 0x0
3978 #define ALT_MON_GPIO_INTSTAT_NS_GET(value) (((value) & 0x00000001) >> 0)
3980 #define ALT_MON_GPIO_INTSTAT_NS_SET(value) (((value) << 0) & 0x00000001)
4002 #define ALT_MON_GPIO_INTSTAT_CD_E_INACT 0x0
4008 #define ALT_MON_GPIO_INTSTAT_CD_E_ACT 0x1
4011 #define ALT_MON_GPIO_INTSTAT_CD_LSB 1
4013 #define ALT_MON_GPIO_INTSTAT_CD_MSB 1
4015 #define ALT_MON_GPIO_INTSTAT_CD_WIDTH 1
4017 #define ALT_MON_GPIO_INTSTAT_CD_SET_MSK 0x00000002
4019 #define ALT_MON_GPIO_INTSTAT_CD_CLR_MSK 0xfffffffd
4021 #define ALT_MON_GPIO_INTSTAT_CD_RESET 0x0
4023 #define ALT_MON_GPIO_INTSTAT_CD_GET(value) (((value) & 0x00000002) >> 1)
4025 #define ALT_MON_GPIO_INTSTAT_CD_SET(value) (((value) << 1) & 0x00000002)
4047 #define ALT_MON_GPIO_INTSTAT_ID_E_INACT 0x0
4053 #define ALT_MON_GPIO_INTSTAT_ID_E_ACT 0x1
4056 #define ALT_MON_GPIO_INTSTAT_ID_LSB 2
4058 #define ALT_MON_GPIO_INTSTAT_ID_MSB 2
4060 #define ALT_MON_GPIO_INTSTAT_ID_WIDTH 1
4062 #define ALT_MON_GPIO_INTSTAT_ID_SET_MSK 0x00000004
4064 #define ALT_MON_GPIO_INTSTAT_ID_CLR_MSK 0xfffffffb
4066 #define ALT_MON_GPIO_INTSTAT_ID_RESET 0x0
4068 #define ALT_MON_GPIO_INTSTAT_ID_GET(value) (((value) & 0x00000004) >> 2)
4070 #define ALT_MON_GPIO_INTSTAT_ID_SET(value) (((value) << 2) & 0x00000004)
4092 #define ALT_MON_GPIO_INTSTAT_CRC_E_INACT 0x0
4098 #define ALT_MON_GPIO_INTSTAT_CRC_E_ACT 0x1
4101 #define ALT_MON_GPIO_INTSTAT_CRC_LSB 3
4103 #define ALT_MON_GPIO_INTSTAT_CRC_MSB 3
4105 #define ALT_MON_GPIO_INTSTAT_CRC_WIDTH 1
4107 #define ALT_MON_GPIO_INTSTAT_CRC_SET_MSK 0x00000008
4109 #define ALT_MON_GPIO_INTSTAT_CRC_CLR_MSK 0xfffffff7
4111 #define ALT_MON_GPIO_INTSTAT_CRC_RESET 0x0
4113 #define ALT_MON_GPIO_INTSTAT_CRC_GET(value) (((value) & 0x00000008) >> 3)
4115 #define ALT_MON_GPIO_INTSTAT_CRC_SET(value) (((value) << 3) & 0x00000008)
4137 #define ALT_MON_GPIO_INTSTAT_CCD_E_INACT 0x0
4143 #define ALT_MON_GPIO_INTSTAT_CCD_E_ACT 0x1
4146 #define ALT_MON_GPIO_INTSTAT_CCD_LSB 4
4148 #define ALT_MON_GPIO_INTSTAT_CCD_MSB 4
4150 #define ALT_MON_GPIO_INTSTAT_CCD_WIDTH 1
4152 #define ALT_MON_GPIO_INTSTAT_CCD_SET_MSK 0x00000010
4154 #define ALT_MON_GPIO_INTSTAT_CCD_CLR_MSK 0xffffffef
4156 #define ALT_MON_GPIO_INTSTAT_CCD_RESET 0x0
4158 #define ALT_MON_GPIO_INTSTAT_CCD_GET(value) (((value) & 0x00000010) >> 4)
4160 #define ALT_MON_GPIO_INTSTAT_CCD_SET(value) (((value) << 4) & 0x00000010)
4182 #define ALT_MON_GPIO_INTSTAT_PRR_E_INACT 0x0
4188 #define ALT_MON_GPIO_INTSTAT_PRR_E_ACT 0x1
4191 #define ALT_MON_GPIO_INTSTAT_PRR_LSB 5
4193 #define ALT_MON_GPIO_INTSTAT_PRR_MSB 5
4195 #define ALT_MON_GPIO_INTSTAT_PRR_WIDTH 1
4197 #define ALT_MON_GPIO_INTSTAT_PRR_SET_MSK 0x00000020
4199 #define ALT_MON_GPIO_INTSTAT_PRR_CLR_MSK 0xffffffdf
4201 #define ALT_MON_GPIO_INTSTAT_PRR_RESET 0x0
4203 #define ALT_MON_GPIO_INTSTAT_PRR_GET(value) (((value) & 0x00000020) >> 5)
4205 #define ALT_MON_GPIO_INTSTAT_PRR_SET(value) (((value) << 5) & 0x00000020)
4227 #define ALT_MON_GPIO_INTSTAT_PRE_E_INACT 0x0
4233 #define ALT_MON_GPIO_INTSTAT_PRE_E_ACT 0x1
4236 #define ALT_MON_GPIO_INTSTAT_PRE_LSB 6
4238 #define ALT_MON_GPIO_INTSTAT_PRE_MSB 6
4240 #define ALT_MON_GPIO_INTSTAT_PRE_WIDTH 1
4242 #define ALT_MON_GPIO_INTSTAT_PRE_SET_MSK 0x00000040
4244 #define ALT_MON_GPIO_INTSTAT_PRE_CLR_MSK 0xffffffbf
4246 #define ALT_MON_GPIO_INTSTAT_PRE_RESET 0x0
4248 #define ALT_MON_GPIO_INTSTAT_PRE_GET(value) (((value) & 0x00000040) >> 6)
4250 #define ALT_MON_GPIO_INTSTAT_PRE_SET(value) (((value) << 6) & 0x00000040)
4272 #define ALT_MON_GPIO_INTSTAT_PRD_E_INACT 0x0
4278 #define ALT_MON_GPIO_INTSTAT_PRD_E_ACT 0x1
4281 #define ALT_MON_GPIO_INTSTAT_PRD_LSB 7
4283 #define ALT_MON_GPIO_INTSTAT_PRD_MSB 7
4285 #define ALT_MON_GPIO_INTSTAT_PRD_WIDTH 1
4287 #define ALT_MON_GPIO_INTSTAT_PRD_SET_MSK 0x00000080
4289 #define ALT_MON_GPIO_INTSTAT_PRD_CLR_MSK 0xffffff7f
4291 #define ALT_MON_GPIO_INTSTAT_PRD_RESET 0x0
4293 #define ALT_MON_GPIO_INTSTAT_PRD_GET(value) (((value) & 0x00000080) >> 7)
4295 #define ALT_MON_GPIO_INTSTAT_PRD_SET(value) (((value) << 7) & 0x00000080)
4317 #define ALT_MON_GPIO_INTSTAT_NCP_E_INACT 0x0
4323 #define ALT_MON_GPIO_INTSTAT_NCP_E_ACT 0x1
4326 #define ALT_MON_GPIO_INTSTAT_NCP_LSB 8
4328 #define ALT_MON_GPIO_INTSTAT_NCP_MSB 8
4330 #define ALT_MON_GPIO_INTSTAT_NCP_WIDTH 1
4332 #define ALT_MON_GPIO_INTSTAT_NCP_SET_MSK 0x00000100
4334 #define ALT_MON_GPIO_INTSTAT_NCP_CLR_MSK 0xfffffeff
4336 #define ALT_MON_GPIO_INTSTAT_NCP_RESET 0x0
4338 #define ALT_MON_GPIO_INTSTAT_NCP_GET(value) (((value) & 0x00000100) >> 8)
4340 #define ALT_MON_GPIO_INTSTAT_NCP_SET(value) (((value) << 8) & 0x00000100)
4362 #define ALT_MON_GPIO_INTSTAT_NSP_E_INACT 0x0
4368 #define ALT_MON_GPIO_INTSTAT_NSP_E_ACT 0x1
4371 #define ALT_MON_GPIO_INTSTAT_NSP_LSB 9
4373 #define ALT_MON_GPIO_INTSTAT_NSP_MSB 9
4375 #define ALT_MON_GPIO_INTSTAT_NSP_WIDTH 1
4377 #define ALT_MON_GPIO_INTSTAT_NSP_SET_MSK 0x00000200
4379 #define ALT_MON_GPIO_INTSTAT_NSP_CLR_MSK 0xfffffdff
4381 #define ALT_MON_GPIO_INTSTAT_NSP_RESET 0x0
4383 #define ALT_MON_GPIO_INTSTAT_NSP_GET(value) (((value) & 0x00000200) >> 9)
4385 #define ALT_MON_GPIO_INTSTAT_NSP_SET(value) (((value) << 9) & 0x00000200)
4407 #define ALT_MON_GPIO_INTSTAT_CDP_E_INACT 0x0
4413 #define ALT_MON_GPIO_INTSTAT_CDP_E_ACT 0x1
4416 #define ALT_MON_GPIO_INTSTAT_CDP_LSB 10
4418 #define ALT_MON_GPIO_INTSTAT_CDP_MSB 10
4420 #define ALT_MON_GPIO_INTSTAT_CDP_WIDTH 1
4422 #define ALT_MON_GPIO_INTSTAT_CDP_SET_MSK 0x00000400
4424 #define ALT_MON_GPIO_INTSTAT_CDP_CLR_MSK 0xfffffbff
4426 #define ALT_MON_GPIO_INTSTAT_CDP_RESET 0x0
4428 #define ALT_MON_GPIO_INTSTAT_CDP_GET(value) (((value) & 0x00000400) >> 10)
4430 #define ALT_MON_GPIO_INTSTAT_CDP_SET(value) (((value) << 10) & 0x00000400)
4452 #define ALT_MON_GPIO_INTSTAT_FPO_E_INACT 0x0
4458 #define ALT_MON_GPIO_INTSTAT_FPO_E_ACT 0x1
4461 #define ALT_MON_GPIO_INTSTAT_FPO_LSB 11
4463 #define ALT_MON_GPIO_INTSTAT_FPO_MSB 11
4465 #define ALT_MON_GPIO_INTSTAT_FPO_WIDTH 1
4467 #define ALT_MON_GPIO_INTSTAT_FPO_SET_MSK 0x00000800
4469 #define ALT_MON_GPIO_INTSTAT_FPO_CLR_MSK 0xfffff7ff
4471 #define ALT_MON_GPIO_INTSTAT_FPO_RESET 0x0
4473 #define ALT_MON_GPIO_INTSTAT_FPO_GET(value) (((value) & 0x00000800) >> 11)
4475 #define ALT_MON_GPIO_INTSTAT_FPO_SET(value) (((value) << 11) & 0x00000800)
4477 #ifndef __ASSEMBLY__
4488 struct ALT_MON_GPIO_INTSTAT_s
4490 const uint32_t ns : 1;
4491 const uint32_t cd : 1;
4492 const uint32_t
id : 1;
4493 const uint32_t crc : 1;
4494 const uint32_t ccd : 1;
4495 const uint32_t prr : 1;
4496 const uint32_t pre : 1;
4497 const uint32_t prd : 1;
4498 const uint32_t ncp : 1;
4499 const uint32_t nsp : 1;
4500 const uint32_t cdp : 1;
4501 const uint32_t fpo : 1;
4506 typedef volatile struct ALT_MON_GPIO_INTSTAT_s ALT_MON_GPIO_INTSTAT_t;
4510 #define ALT_MON_GPIO_INTSTAT_OFST 0x40
4512 #define ALT_MON_GPIO_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_INTSTAT_OFST))
4559 #define ALT_MON_GPIO_RAW_INTSTAT_NS_E_INACT 0x0
4565 #define ALT_MON_GPIO_RAW_INTSTAT_NS_E_ACT 0x1
4568 #define ALT_MON_GPIO_RAW_INTSTAT_NS_LSB 0
4570 #define ALT_MON_GPIO_RAW_INTSTAT_NS_MSB 0
4572 #define ALT_MON_GPIO_RAW_INTSTAT_NS_WIDTH 1
4574 #define ALT_MON_GPIO_RAW_INTSTAT_NS_SET_MSK 0x00000001
4576 #define ALT_MON_GPIO_RAW_INTSTAT_NS_CLR_MSK 0xfffffffe
4578 #define ALT_MON_GPIO_RAW_INTSTAT_NS_RESET 0x0
4580 #define ALT_MON_GPIO_RAW_INTSTAT_NS_GET(value) (((value) & 0x00000001) >> 0)
4582 #define ALT_MON_GPIO_RAW_INTSTAT_NS_SET(value) (((value) << 0) & 0x00000001)
4604 #define ALT_MON_GPIO_RAW_INTSTAT_CD_E_INACT 0x0
4610 #define ALT_MON_GPIO_RAW_INTSTAT_CD_E_ACT 0x1
4613 #define ALT_MON_GPIO_RAW_INTSTAT_CD_LSB 1
4615 #define ALT_MON_GPIO_RAW_INTSTAT_CD_MSB 1
4617 #define ALT_MON_GPIO_RAW_INTSTAT_CD_WIDTH 1
4619 #define ALT_MON_GPIO_RAW_INTSTAT_CD_SET_MSK 0x00000002
4621 #define ALT_MON_GPIO_RAW_INTSTAT_CD_CLR_MSK 0xfffffffd
4623 #define ALT_MON_GPIO_RAW_INTSTAT_CD_RESET 0x0
4625 #define ALT_MON_GPIO_RAW_INTSTAT_CD_GET(value) (((value) & 0x00000002) >> 1)
4627 #define ALT_MON_GPIO_RAW_INTSTAT_CD_SET(value) (((value) << 1) & 0x00000002)
4649 #define ALT_MON_GPIO_RAW_INTSTAT_ID_E_INACT 0x0
4655 #define ALT_MON_GPIO_RAW_INTSTAT_ID_E_ACT 0x1
4658 #define ALT_MON_GPIO_RAW_INTSTAT_ID_LSB 2
4660 #define ALT_MON_GPIO_RAW_INTSTAT_ID_MSB 2
4662 #define ALT_MON_GPIO_RAW_INTSTAT_ID_WIDTH 1
4664 #define ALT_MON_GPIO_RAW_INTSTAT_ID_SET_MSK 0x00000004
4666 #define ALT_MON_GPIO_RAW_INTSTAT_ID_CLR_MSK 0xfffffffb
4668 #define ALT_MON_GPIO_RAW_INTSTAT_ID_RESET 0x0
4670 #define ALT_MON_GPIO_RAW_INTSTAT_ID_GET(value) (((value) & 0x00000004) >> 2)
4672 #define ALT_MON_GPIO_RAW_INTSTAT_ID_SET(value) (((value) << 2) & 0x00000004)
4694 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_E_INACT 0x0
4700 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_E_ACT 0x1
4703 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_LSB 3
4705 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_MSB 3
4707 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_WIDTH 1
4709 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_SET_MSK 0x00000008
4711 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_CLR_MSK 0xfffffff7
4713 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_RESET 0x0
4715 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_GET(value) (((value) & 0x00000008) >> 3)
4717 #define ALT_MON_GPIO_RAW_INTSTAT_CRC_SET(value) (((value) << 3) & 0x00000008)
4739 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_E_INACT 0x0
4745 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_E_ACT 0x1
4748 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_LSB 4
4750 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_MSB 4
4752 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_WIDTH 1
4754 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_SET_MSK 0x00000010
4756 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_CLR_MSK 0xffffffef
4758 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_RESET 0x0
4760 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_GET(value) (((value) & 0x00000010) >> 4)
4762 #define ALT_MON_GPIO_RAW_INTSTAT_CCD_SET(value) (((value) << 4) & 0x00000010)
4784 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_E_INACT 0x0
4790 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_E_ACT 0x1
4793 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_LSB 5
4795 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_MSB 5
4797 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_WIDTH 1
4799 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_SET_MSK 0x00000020
4801 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_CLR_MSK 0xffffffdf
4803 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_RESET 0x0
4805 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_GET(value) (((value) & 0x00000020) >> 5)
4807 #define ALT_MON_GPIO_RAW_INTSTAT_PRR_SET(value) (((value) << 5) & 0x00000020)
4829 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_E_INACT 0x0
4835 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_E_ACT 0x1
4838 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_LSB 6
4840 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_MSB 6
4842 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_WIDTH 1
4844 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_SET_MSK 0x00000040
4846 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_CLR_MSK 0xffffffbf
4848 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_RESET 0x0
4850 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_GET(value) (((value) & 0x00000040) >> 6)
4852 #define ALT_MON_GPIO_RAW_INTSTAT_PRE_SET(value) (((value) << 6) & 0x00000040)
4874 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_E_INACT 0x0
4880 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_E_ACT 0x1
4883 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_LSB 7
4885 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_MSB 7
4887 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_WIDTH 1
4889 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_SET_MSK 0x00000080
4891 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_CLR_MSK 0xffffff7f
4893 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_RESET 0x0
4895 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_GET(value) (((value) & 0x00000080) >> 7)
4897 #define ALT_MON_GPIO_RAW_INTSTAT_PRD_SET(value) (((value) << 7) & 0x00000080)
4919 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_E_INACT 0x0
4925 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_E_ACT 0x1
4928 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_LSB 8
4930 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_MSB 8
4932 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_WIDTH 1
4934 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_SET_MSK 0x00000100
4936 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_CLR_MSK 0xfffffeff
4938 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_RESET 0x0
4940 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_GET(value) (((value) & 0x00000100) >> 8)
4942 #define ALT_MON_GPIO_RAW_INTSTAT_NCP_SET(value) (((value) << 8) & 0x00000100)
4964 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_E_INACT 0x0
4970 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_E_ACT 0x1
4973 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_LSB 9
4975 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_MSB 9
4977 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_WIDTH 1
4979 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_SET_MSK 0x00000200
4981 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_CLR_MSK 0xfffffdff
4983 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_RESET 0x0
4985 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_GET(value) (((value) & 0x00000200) >> 9)
4987 #define ALT_MON_GPIO_RAW_INTSTAT_NSP_SET(value) (((value) << 9) & 0x00000200)
5009 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_E_INACT 0x0
5015 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_E_ACT 0x1
5018 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_LSB 10
5020 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_MSB 10
5022 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_WIDTH 1
5024 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_SET_MSK 0x00000400
5026 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_CLR_MSK 0xfffffbff
5028 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_RESET 0x0
5030 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_GET(value) (((value) & 0x00000400) >> 10)
5032 #define ALT_MON_GPIO_RAW_INTSTAT_CDP_SET(value) (((value) << 10) & 0x00000400)
5054 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_E_INACT 0x0
5060 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_E_ACT 0x1
5063 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_LSB 11
5065 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_MSB 11
5067 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_WIDTH 1
5069 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_SET_MSK 0x00000800
5071 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_CLR_MSK 0xfffff7ff
5073 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_RESET 0x0
5075 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_GET(value) (((value) & 0x00000800) >> 11)
5077 #define ALT_MON_GPIO_RAW_INTSTAT_FPO_SET(value) (((value) << 11) & 0x00000800)
5079 #ifndef __ASSEMBLY__
5090 struct ALT_MON_GPIO_RAW_INTSTAT_s
5092 const uint32_t ns : 1;
5093 const uint32_t cd : 1;
5094 const uint32_t
id : 1;
5095 const uint32_t crc : 1;
5096 const uint32_t ccd : 1;
5097 const uint32_t prr : 1;
5098 const uint32_t pre : 1;
5099 const uint32_t prd : 1;
5100 const uint32_t ncp : 1;
5101 const uint32_t nsp : 1;
5102 const uint32_t cdp : 1;
5103 const uint32_t fpo : 1;
5108 typedef volatile struct ALT_MON_GPIO_RAW_INTSTAT_s ALT_MON_GPIO_RAW_INTSTAT_t;
5112 #define ALT_MON_GPIO_RAW_INTSTAT_OFST 0x44
5114 #define ALT_MON_GPIO_RAW_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_RAW_INTSTAT_OFST))
5161 #define ALT_MON_GPIO_PORTA_EOI_NS_E_NOCLR 0x0
5167 #define ALT_MON_GPIO_PORTA_EOI_NS_E_CLR 0x1
5170 #define ALT_MON_GPIO_PORTA_EOI_NS_LSB 0
5172 #define ALT_MON_GPIO_PORTA_EOI_NS_MSB 0
5174 #define ALT_MON_GPIO_PORTA_EOI_NS_WIDTH 1
5176 #define ALT_MON_GPIO_PORTA_EOI_NS_SET_MSK 0x00000001
5178 #define ALT_MON_GPIO_PORTA_EOI_NS_CLR_MSK 0xfffffffe
5180 #define ALT_MON_GPIO_PORTA_EOI_NS_RESET 0x0
5182 #define ALT_MON_GPIO_PORTA_EOI_NS_GET(value) (((value) & 0x00000001) >> 0)
5184 #define ALT_MON_GPIO_PORTA_EOI_NS_SET(value) (((value) << 0) & 0x00000001)
5206 #define ALT_MON_GPIO_PORTA_EOI_CD_E_NOCLR 0x0
5212 #define ALT_MON_GPIO_PORTA_EOI_CD_E_CLR 0x1
5215 #define ALT_MON_GPIO_PORTA_EOI_CD_LSB 1
5217 #define ALT_MON_GPIO_PORTA_EOI_CD_MSB 1
5219 #define ALT_MON_GPIO_PORTA_EOI_CD_WIDTH 1
5221 #define ALT_MON_GPIO_PORTA_EOI_CD_SET_MSK 0x00000002
5223 #define ALT_MON_GPIO_PORTA_EOI_CD_CLR_MSK 0xfffffffd
5225 #define ALT_MON_GPIO_PORTA_EOI_CD_RESET 0x0
5227 #define ALT_MON_GPIO_PORTA_EOI_CD_GET(value) (((value) & 0x00000002) >> 1)
5229 #define ALT_MON_GPIO_PORTA_EOI_CD_SET(value) (((value) << 1) & 0x00000002)
5251 #define ALT_MON_GPIO_PORTA_EOI_ID_E_NOCLR 0x0
5257 #define ALT_MON_GPIO_PORTA_EOI_ID_E_CLR 0x1
5260 #define ALT_MON_GPIO_PORTA_EOI_ID_LSB 2
5262 #define ALT_MON_GPIO_PORTA_EOI_ID_MSB 2
5264 #define ALT_MON_GPIO_PORTA_EOI_ID_WIDTH 1
5266 #define ALT_MON_GPIO_PORTA_EOI_ID_SET_MSK 0x00000004
5268 #define ALT_MON_GPIO_PORTA_EOI_ID_CLR_MSK 0xfffffffb
5270 #define ALT_MON_GPIO_PORTA_EOI_ID_RESET 0x0
5272 #define ALT_MON_GPIO_PORTA_EOI_ID_GET(value) (((value) & 0x00000004) >> 2)
5274 #define ALT_MON_GPIO_PORTA_EOI_ID_SET(value) (((value) << 2) & 0x00000004)
5296 #define ALT_MON_GPIO_PORTA_EOI_CRC_E_NOCLR 0x0
5302 #define ALT_MON_GPIO_PORTA_EOI_CRC_E_CLR 0x1
5305 #define ALT_MON_GPIO_PORTA_EOI_CRC_LSB 3
5307 #define ALT_MON_GPIO_PORTA_EOI_CRC_MSB 3
5309 #define ALT_MON_GPIO_PORTA_EOI_CRC_WIDTH 1
5311 #define ALT_MON_GPIO_PORTA_EOI_CRC_SET_MSK 0x00000008
5313 #define ALT_MON_GPIO_PORTA_EOI_CRC_CLR_MSK 0xfffffff7
5315 #define ALT_MON_GPIO_PORTA_EOI_CRC_RESET 0x0
5317 #define ALT_MON_GPIO_PORTA_EOI_CRC_GET(value) (((value) & 0x00000008) >> 3)
5319 #define ALT_MON_GPIO_PORTA_EOI_CRC_SET(value) (((value) << 3) & 0x00000008)
5341 #define ALT_MON_GPIO_PORTA_EOI_CCD_E_NOCLR 0x0
5347 #define ALT_MON_GPIO_PORTA_EOI_CCD_E_CLR 0x1
5350 #define ALT_MON_GPIO_PORTA_EOI_CCD_LSB 4
5352 #define ALT_MON_GPIO_PORTA_EOI_CCD_MSB 4
5354 #define ALT_MON_GPIO_PORTA_EOI_CCD_WIDTH 1
5356 #define ALT_MON_GPIO_PORTA_EOI_CCD_SET_MSK 0x00000010
5358 #define ALT_MON_GPIO_PORTA_EOI_CCD_CLR_MSK 0xffffffef
5360 #define ALT_MON_GPIO_PORTA_EOI_CCD_RESET 0x0
5362 #define ALT_MON_GPIO_PORTA_EOI_CCD_GET(value) (((value) & 0x00000010) >> 4)
5364 #define ALT_MON_GPIO_PORTA_EOI_CCD_SET(value) (((value) << 4) & 0x00000010)
5386 #define ALT_MON_GPIO_PORTA_EOI_PRR_E_NOCLR 0x0
5392 #define ALT_MON_GPIO_PORTA_EOI_PRR_E_CLR 0x1
5395 #define ALT_MON_GPIO_PORTA_EOI_PRR_LSB 5
5397 #define ALT_MON_GPIO_PORTA_EOI_PRR_MSB 5
5399 #define ALT_MON_GPIO_PORTA_EOI_PRR_WIDTH 1
5401 #define ALT_MON_GPIO_PORTA_EOI_PRR_SET_MSK 0x00000020
5403 #define ALT_MON_GPIO_PORTA_EOI_PRR_CLR_MSK 0xffffffdf
5405 #define ALT_MON_GPIO_PORTA_EOI_PRR_RESET 0x0
5407 #define ALT_MON_GPIO_PORTA_EOI_PRR_GET(value) (((value) & 0x00000020) >> 5)
5409 #define ALT_MON_GPIO_PORTA_EOI_PRR_SET(value) (((value) << 5) & 0x00000020)
5431 #define ALT_MON_GPIO_PORTA_EOI_PRE_E_NOCLR 0x0
5437 #define ALT_MON_GPIO_PORTA_EOI_PRE_E_CLR 0x1
5440 #define ALT_MON_GPIO_PORTA_EOI_PRE_LSB 6
5442 #define ALT_MON_GPIO_PORTA_EOI_PRE_MSB 6
5444 #define ALT_MON_GPIO_PORTA_EOI_PRE_WIDTH 1
5446 #define ALT_MON_GPIO_PORTA_EOI_PRE_SET_MSK 0x00000040
5448 #define ALT_MON_GPIO_PORTA_EOI_PRE_CLR_MSK 0xffffffbf
5450 #define ALT_MON_GPIO_PORTA_EOI_PRE_RESET 0x0
5452 #define ALT_MON_GPIO_PORTA_EOI_PRE_GET(value) (((value) & 0x00000040) >> 6)
5454 #define ALT_MON_GPIO_PORTA_EOI_PRE_SET(value) (((value) << 6) & 0x00000040)
5476 #define ALT_MON_GPIO_PORTA_EOI_PRD_E_NOCLR 0x0
5482 #define ALT_MON_GPIO_PORTA_EOI_PRD_E_CLR 0x1
5485 #define ALT_MON_GPIO_PORTA_EOI_PRD_LSB 7
5487 #define ALT_MON_GPIO_PORTA_EOI_PRD_MSB 7
5489 #define ALT_MON_GPIO_PORTA_EOI_PRD_WIDTH 1
5491 #define ALT_MON_GPIO_PORTA_EOI_PRD_SET_MSK 0x00000080
5493 #define ALT_MON_GPIO_PORTA_EOI_PRD_CLR_MSK 0xffffff7f
5495 #define ALT_MON_GPIO_PORTA_EOI_PRD_RESET 0x0
5497 #define ALT_MON_GPIO_PORTA_EOI_PRD_GET(value) (((value) & 0x00000080) >> 7)
5499 #define ALT_MON_GPIO_PORTA_EOI_PRD_SET(value) (((value) << 7) & 0x00000080)
5521 #define ALT_MON_GPIO_PORTA_EOI_NCP_E_NOCLR 0x0
5527 #define ALT_MON_GPIO_PORTA_EOI_NCP_E_CLR 0x1
5530 #define ALT_MON_GPIO_PORTA_EOI_NCP_LSB 8
5532 #define ALT_MON_GPIO_PORTA_EOI_NCP_MSB 8
5534 #define ALT_MON_GPIO_PORTA_EOI_NCP_WIDTH 1
5536 #define ALT_MON_GPIO_PORTA_EOI_NCP_SET_MSK 0x00000100
5538 #define ALT_MON_GPIO_PORTA_EOI_NCP_CLR_MSK 0xfffffeff
5540 #define ALT_MON_GPIO_PORTA_EOI_NCP_RESET 0x0
5542 #define ALT_MON_GPIO_PORTA_EOI_NCP_GET(value) (((value) & 0x00000100) >> 8)
5544 #define ALT_MON_GPIO_PORTA_EOI_NCP_SET(value) (((value) << 8) & 0x00000100)
5566 #define ALT_MON_GPIO_PORTA_EOI_NSP_E_NOCLR 0x0
5572 #define ALT_MON_GPIO_PORTA_EOI_NSP_E_CLR 0x1
5575 #define ALT_MON_GPIO_PORTA_EOI_NSP_LSB 9
5577 #define ALT_MON_GPIO_PORTA_EOI_NSP_MSB 9
5579 #define ALT_MON_GPIO_PORTA_EOI_NSP_WIDTH 1
5581 #define ALT_MON_GPIO_PORTA_EOI_NSP_SET_MSK 0x00000200
5583 #define ALT_MON_GPIO_PORTA_EOI_NSP_CLR_MSK 0xfffffdff
5585 #define ALT_MON_GPIO_PORTA_EOI_NSP_RESET 0x0
5587 #define ALT_MON_GPIO_PORTA_EOI_NSP_GET(value) (((value) & 0x00000200) >> 9)
5589 #define ALT_MON_GPIO_PORTA_EOI_NSP_SET(value) (((value) << 9) & 0x00000200)
5611 #define ALT_MON_GPIO_PORTA_EOI_CDP_E_NOCLR 0x0
5617 #define ALT_MON_GPIO_PORTA_EOI_CDP_E_CLR 0x1
5620 #define ALT_MON_GPIO_PORTA_EOI_CDP_LSB 10
5622 #define ALT_MON_GPIO_PORTA_EOI_CDP_MSB 10
5624 #define ALT_MON_GPIO_PORTA_EOI_CDP_WIDTH 1
5626 #define ALT_MON_GPIO_PORTA_EOI_CDP_SET_MSK 0x00000400
5628 #define ALT_MON_GPIO_PORTA_EOI_CDP_CLR_MSK 0xfffffbff
5630 #define ALT_MON_GPIO_PORTA_EOI_CDP_RESET 0x0
5632 #define ALT_MON_GPIO_PORTA_EOI_CDP_GET(value) (((value) & 0x00000400) >> 10)
5634 #define ALT_MON_GPIO_PORTA_EOI_CDP_SET(value) (((value) << 10) & 0x00000400)
5656 #define ALT_MON_GPIO_PORTA_EOI_FPO_E_NOCLR 0x0
5662 #define ALT_MON_GPIO_PORTA_EOI_FPO_E_CLR 0x1
5665 #define ALT_MON_GPIO_PORTA_EOI_FPO_LSB 11
5667 #define ALT_MON_GPIO_PORTA_EOI_FPO_MSB 11
5669 #define ALT_MON_GPIO_PORTA_EOI_FPO_WIDTH 1
5671 #define ALT_MON_GPIO_PORTA_EOI_FPO_SET_MSK 0x00000800
5673 #define ALT_MON_GPIO_PORTA_EOI_FPO_CLR_MSK 0xfffff7ff
5675 #define ALT_MON_GPIO_PORTA_EOI_FPO_RESET 0x0
5677 #define ALT_MON_GPIO_PORTA_EOI_FPO_GET(value) (((value) & 0x00000800) >> 11)
5679 #define ALT_MON_GPIO_PORTA_EOI_FPO_SET(value) (((value) << 11) & 0x00000800)
5681 #ifndef __ASSEMBLY__
5692 struct ALT_MON_GPIO_PORTA_EOI_s
5710 typedef volatile struct ALT_MON_GPIO_PORTA_EOI_s ALT_MON_GPIO_PORTA_EOI_t;
5714 #define ALT_MON_GPIO_PORTA_EOI_OFST 0x4c
5716 #define ALT_MON_GPIO_PORTA_EOI_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_PORTA_EOI_OFST))
5751 #define ALT_MON_GPIO_EXT_PORTA_NS_LSB 0
5753 #define ALT_MON_GPIO_EXT_PORTA_NS_MSB 0
5755 #define ALT_MON_GPIO_EXT_PORTA_NS_WIDTH 1
5757 #define ALT_MON_GPIO_EXT_PORTA_NS_SET_MSK 0x00000001
5759 #define ALT_MON_GPIO_EXT_PORTA_NS_CLR_MSK 0xfffffffe
5761 #define ALT_MON_GPIO_EXT_PORTA_NS_RESET 0x0
5763 #define ALT_MON_GPIO_EXT_PORTA_NS_GET(value) (((value) & 0x00000001) >> 0)
5765 #define ALT_MON_GPIO_EXT_PORTA_NS_SET(value) (((value) << 0) & 0x00000001)
5776 #define ALT_MON_GPIO_EXT_PORTA_CD_LSB 1
5778 #define ALT_MON_GPIO_EXT_PORTA_CD_MSB 1
5780 #define ALT_MON_GPIO_EXT_PORTA_CD_WIDTH 1
5782 #define ALT_MON_GPIO_EXT_PORTA_CD_SET_MSK 0x00000002
5784 #define ALT_MON_GPIO_EXT_PORTA_CD_CLR_MSK 0xfffffffd
5786 #define ALT_MON_GPIO_EXT_PORTA_CD_RESET 0x0
5788 #define ALT_MON_GPIO_EXT_PORTA_CD_GET(value) (((value) & 0x00000002) >> 1)
5790 #define ALT_MON_GPIO_EXT_PORTA_CD_SET(value) (((value) << 1) & 0x00000002)
5801 #define ALT_MON_GPIO_EXT_PORTA_ID_LSB 2
5803 #define ALT_MON_GPIO_EXT_PORTA_ID_MSB 2
5805 #define ALT_MON_GPIO_EXT_PORTA_ID_WIDTH 1
5807 #define ALT_MON_GPIO_EXT_PORTA_ID_SET_MSK 0x00000004
5809 #define ALT_MON_GPIO_EXT_PORTA_ID_CLR_MSK 0xfffffffb
5811 #define ALT_MON_GPIO_EXT_PORTA_ID_RESET 0x0
5813 #define ALT_MON_GPIO_EXT_PORTA_ID_GET(value) (((value) & 0x00000004) >> 2)
5815 #define ALT_MON_GPIO_EXT_PORTA_ID_SET(value) (((value) << 2) & 0x00000004)
5826 #define ALT_MON_GPIO_EXT_PORTA_CRC_LSB 3
5828 #define ALT_MON_GPIO_EXT_PORTA_CRC_MSB 3
5830 #define ALT_MON_GPIO_EXT_PORTA_CRC_WIDTH 1
5832 #define ALT_MON_GPIO_EXT_PORTA_CRC_SET_MSK 0x00000008
5834 #define ALT_MON_GPIO_EXT_PORTA_CRC_CLR_MSK 0xfffffff7
5836 #define ALT_MON_GPIO_EXT_PORTA_CRC_RESET 0x0
5838 #define ALT_MON_GPIO_EXT_PORTA_CRC_GET(value) (((value) & 0x00000008) >> 3)
5840 #define ALT_MON_GPIO_EXT_PORTA_CRC_SET(value) (((value) << 3) & 0x00000008)
5851 #define ALT_MON_GPIO_EXT_PORTA_CCD_LSB 4
5853 #define ALT_MON_GPIO_EXT_PORTA_CCD_MSB 4
5855 #define ALT_MON_GPIO_EXT_PORTA_CCD_WIDTH 1
5857 #define ALT_MON_GPIO_EXT_PORTA_CCD_SET_MSK 0x00000010
5859 #define ALT_MON_GPIO_EXT_PORTA_CCD_CLR_MSK 0xffffffef
5861 #define ALT_MON_GPIO_EXT_PORTA_CCD_RESET 0x0
5863 #define ALT_MON_GPIO_EXT_PORTA_CCD_GET(value) (((value) & 0x00000010) >> 4)
5865 #define ALT_MON_GPIO_EXT_PORTA_CCD_SET(value) (((value) << 4) & 0x00000010)
5876 #define ALT_MON_GPIO_EXT_PORTA_PRR_LSB 5
5878 #define ALT_MON_GPIO_EXT_PORTA_PRR_MSB 5
5880 #define ALT_MON_GPIO_EXT_PORTA_PRR_WIDTH 1
5882 #define ALT_MON_GPIO_EXT_PORTA_PRR_SET_MSK 0x00000020
5884 #define ALT_MON_GPIO_EXT_PORTA_PRR_CLR_MSK 0xffffffdf
5886 #define ALT_MON_GPIO_EXT_PORTA_PRR_RESET 0x0
5888 #define ALT_MON_GPIO_EXT_PORTA_PRR_GET(value) (((value) & 0x00000020) >> 5)
5890 #define ALT_MON_GPIO_EXT_PORTA_PRR_SET(value) (((value) << 5) & 0x00000020)
5901 #define ALT_MON_GPIO_EXT_PORTA_PRE_LSB 6
5903 #define ALT_MON_GPIO_EXT_PORTA_PRE_MSB 6
5905 #define ALT_MON_GPIO_EXT_PORTA_PRE_WIDTH 1
5907 #define ALT_MON_GPIO_EXT_PORTA_PRE_SET_MSK 0x00000040
5909 #define ALT_MON_GPIO_EXT_PORTA_PRE_CLR_MSK 0xffffffbf
5911 #define ALT_MON_GPIO_EXT_PORTA_PRE_RESET 0x0
5913 #define ALT_MON_GPIO_EXT_PORTA_PRE_GET(value) (((value) & 0x00000040) >> 6)
5915 #define ALT_MON_GPIO_EXT_PORTA_PRE_SET(value) (((value) << 6) & 0x00000040)
5926 #define ALT_MON_GPIO_EXT_PORTA_PRD_LSB 7
5928 #define ALT_MON_GPIO_EXT_PORTA_PRD_MSB 7
5930 #define ALT_MON_GPIO_EXT_PORTA_PRD_WIDTH 1
5932 #define ALT_MON_GPIO_EXT_PORTA_PRD_SET_MSK 0x00000080
5934 #define ALT_MON_GPIO_EXT_PORTA_PRD_CLR_MSK 0xffffff7f
5936 #define ALT_MON_GPIO_EXT_PORTA_PRD_RESET 0x0
5938 #define ALT_MON_GPIO_EXT_PORTA_PRD_GET(value) (((value) & 0x00000080) >> 7)
5940 #define ALT_MON_GPIO_EXT_PORTA_PRD_SET(value) (((value) << 7) & 0x00000080)
5951 #define ALT_MON_GPIO_EXT_PORTA_NCP_LSB 8
5953 #define ALT_MON_GPIO_EXT_PORTA_NCP_MSB 8
5955 #define ALT_MON_GPIO_EXT_PORTA_NCP_WIDTH 1
5957 #define ALT_MON_GPIO_EXT_PORTA_NCP_SET_MSK 0x00000100
5959 #define ALT_MON_GPIO_EXT_PORTA_NCP_CLR_MSK 0xfffffeff
5961 #define ALT_MON_GPIO_EXT_PORTA_NCP_RESET 0x0
5963 #define ALT_MON_GPIO_EXT_PORTA_NCP_GET(value) (((value) & 0x00000100) >> 8)
5965 #define ALT_MON_GPIO_EXT_PORTA_NCP_SET(value) (((value) << 8) & 0x00000100)
5976 #define ALT_MON_GPIO_EXT_PORTA_NSP_LSB 9
5978 #define ALT_MON_GPIO_EXT_PORTA_NSP_MSB 9
5980 #define ALT_MON_GPIO_EXT_PORTA_NSP_WIDTH 1
5982 #define ALT_MON_GPIO_EXT_PORTA_NSP_SET_MSK 0x00000200
5984 #define ALT_MON_GPIO_EXT_PORTA_NSP_CLR_MSK 0xfffffdff
5986 #define ALT_MON_GPIO_EXT_PORTA_NSP_RESET 0x0
5988 #define ALT_MON_GPIO_EXT_PORTA_NSP_GET(value) (((value) & 0x00000200) >> 9)
5990 #define ALT_MON_GPIO_EXT_PORTA_NSP_SET(value) (((value) << 9) & 0x00000200)
6001 #define ALT_MON_GPIO_EXT_PORTA_CDP_LSB 10
6003 #define ALT_MON_GPIO_EXT_PORTA_CDP_MSB 10
6005 #define ALT_MON_GPIO_EXT_PORTA_CDP_WIDTH 1
6007 #define ALT_MON_GPIO_EXT_PORTA_CDP_SET_MSK 0x00000400
6009 #define ALT_MON_GPIO_EXT_PORTA_CDP_CLR_MSK 0xfffffbff
6011 #define ALT_MON_GPIO_EXT_PORTA_CDP_RESET 0x0
6013 #define ALT_MON_GPIO_EXT_PORTA_CDP_GET(value) (((value) & 0x00000400) >> 10)
6015 #define ALT_MON_GPIO_EXT_PORTA_CDP_SET(value) (((value) << 10) & 0x00000400)
6026 #define ALT_MON_GPIO_EXT_PORTA_FPO_LSB 11
6028 #define ALT_MON_GPIO_EXT_PORTA_FPO_MSB 11
6030 #define ALT_MON_GPIO_EXT_PORTA_FPO_WIDTH 1
6032 #define ALT_MON_GPIO_EXT_PORTA_FPO_SET_MSK 0x00000800
6034 #define ALT_MON_GPIO_EXT_PORTA_FPO_CLR_MSK 0xfffff7ff
6036 #define ALT_MON_GPIO_EXT_PORTA_FPO_RESET 0x0
6038 #define ALT_MON_GPIO_EXT_PORTA_FPO_GET(value) (((value) & 0x00000800) >> 11)
6040 #define ALT_MON_GPIO_EXT_PORTA_FPO_SET(value) (((value) << 11) & 0x00000800)
6042 #ifndef __ASSEMBLY__
6053 struct ALT_MON_GPIO_EXT_PORTA_s
6055 const uint32_t ns : 1;
6056 const uint32_t cd : 1;
6057 const uint32_t
id : 1;
6058 const uint32_t crc : 1;
6059 const uint32_t ccd : 1;
6060 const uint32_t prr : 1;
6061 const uint32_t pre : 1;
6062 const uint32_t prd : 1;
6063 const uint32_t ncp : 1;
6064 const uint32_t nsp : 1;
6065 const uint32_t cdp : 1;
6066 const uint32_t fpo : 1;
6071 typedef volatile struct ALT_MON_GPIO_EXT_PORTA_s ALT_MON_GPIO_EXT_PORTA_t;
6075 #define ALT_MON_GPIO_EXT_PORTA_OFST 0x50
6077 #define ALT_MON_GPIO_EXT_PORTA_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_EXT_PORTA_OFST))
6114 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_E_NOSYNC 0x0
6120 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_E_SYNC 0x1
6123 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_LSB 0
6125 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_MSB 0
6127 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_WIDTH 1
6129 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_SET_MSK 0x00000001
6131 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_CLR_MSK 0xfffffffe
6133 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_RESET 0x0
6135 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_GET(value) (((value) & 0x00000001) >> 0)
6137 #define ALT_MON_GPIO_LS_SYNC_GPIO_LS_SYNC_SET(value) (((value) << 0) & 0x00000001)
6139 #ifndef __ASSEMBLY__
6150 struct ALT_MON_GPIO_LS_SYNC_s
6152 uint32_t gpio_ls_sync : 1;
6157 typedef volatile struct ALT_MON_GPIO_LS_SYNC_s ALT_MON_GPIO_LS_SYNC_t;
6161 #define ALT_MON_GPIO_LS_SYNC_OFST 0x60
6163 #define ALT_MON_GPIO_LS_SYNC_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_LS_SYNC_OFST))
6187 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_LSB 0
6189 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_MSB 31
6191 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_WIDTH 32
6193 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET_MSK 0xffffffff
6195 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_CLR_MSK 0x00000000
6197 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_RESET 0x3230382a
6199 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0)
6201 #define ALT_MON_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET(value) (((value) << 0) & 0xffffffff)
6203 #ifndef __ASSEMBLY__
6214 struct ALT_MON_GPIO_VER_ID_CODE_s
6216 const uint32_t gpio_ver_id_code : 32;
6220 typedef volatile struct ALT_MON_GPIO_VER_ID_CODE_s ALT_MON_GPIO_VER_ID_CODE_t;
6224 #define ALT_MON_GPIO_VER_ID_CODE_OFST 0x6c
6226 #define ALT_MON_GPIO_VER_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_VER_ID_CODE_OFST))
6265 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE8BITS 0x7
6271 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE12BITS 0xb
6274 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_LSB 0
6276 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_MSB 4
6278 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_WIDTH 5
6280 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET_MSK 0x0000001f
6282 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_CLR_MSK 0xffffffe0
6284 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_RESET 0xb
6286 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_GET(value) (((value) & 0x0000001f) >> 0)
6288 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET(value) (((value) << 0) & 0x0000001f)
6311 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE8BITS 0x7
6317 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE12BITS 0xb
6320 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_LSB 5
6322 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_MSB 9
6324 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_WIDTH 5
6326 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET_MSK 0x000003e0
6328 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_CLR_MSK 0xfffffc1f
6330 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_RESET 0x7
6332 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_GET(value) (((value) & 0x000003e0) >> 5)
6334 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET(value) (((value) << 5) & 0x000003e0)
6357 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE8BITS 0x7
6363 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE12BITS 0xb
6366 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_LSB 10
6368 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_MSB 14
6370 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_WIDTH 5
6372 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET_MSK 0x00007c00
6374 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_CLR_MSK 0xffff83ff
6376 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_RESET 0x7
6378 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_GET(value) (((value) & 0x00007c00) >> 10)
6380 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET(value) (((value) << 10) & 0x00007c00)
6403 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE8BITS 0x7
6409 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE12BITS 0xb
6412 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_LSB 15
6414 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_MSB 19
6416 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_WIDTH 5
6418 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET_MSK 0x000f8000
6420 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_CLR_MSK 0xfff07fff
6422 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_RESET 0x7
6424 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_GET(value) (((value) & 0x000f8000) >> 15)
6426 #define ALT_MON_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET(value) (((value) << 15) & 0x000f8000)
6428 #ifndef __ASSEMBLY__
6439 struct ALT_MON_GPIO_CFG_REG2_s
6441 const uint32_t encoded_id_pwidth_a : 5;
6442 const uint32_t encoded_id_pwidth_b : 5;
6443 const uint32_t encoded_id_pwidth_c : 5;
6444 const uint32_t encoded_id_pwidth_d : 5;
6449 typedef volatile struct ALT_MON_GPIO_CFG_REG2_s ALT_MON_GPIO_CFG_REG2_t;
6453 #define ALT_MON_GPIO_CFG_REG2_OFST 0x70
6455 #define ALT_MON_GPIO_CFG_REG2_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_CFG_REG2_OFST))
6501 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_E_WIDTH32BITS 0x2
6504 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_LSB 0
6506 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_MSB 1
6508 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_WIDTH 2
6510 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_SET_MSK 0x00000003
6512 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_CLR_MSK 0xfffffffc
6514 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_RESET 0x2
6516 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_GET(value) (((value) & 0x00000003) >> 0)
6518 #define ALT_MON_GPIO_CFG_REG1_APB_DATA_WIDTH_SET(value) (((value) << 0) & 0x00000003)
6539 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_E_ONEPORTA 0x0
6542 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_LSB 2
6544 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_MSB 3
6546 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_WIDTH 2
6548 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_SET_MSK 0x0000000c
6550 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_CLR_MSK 0xfffffff3
6552 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_RESET 0x0
6554 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_GET(value) (((value) & 0x0000000c) >> 2)
6556 #define ALT_MON_GPIO_CFG_REG1_NUM_PORTS_SET(value) (((value) << 2) & 0x0000000c)
6577 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_E_SOFTCTLONLY 0x1
6580 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_LSB 4
6582 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_MSB 4
6584 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_WIDTH 1
6586 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET_MSK 0x00000010
6588 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_CLR_MSK 0xffffffef
6590 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_RESET 0x1
6592 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_GET(value) (((value) & 0x00000010) >> 4)
6594 #define ALT_MON_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET(value) (((value) << 4) & 0x00000010)
6616 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_E_SOFTCTLONLY 0x1
6619 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_LSB 5
6621 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_MSB 5
6623 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_WIDTH 1
6625 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET_MSK 0x00000020
6627 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_CLR_MSK 0xffffffdf
6629 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_RESET 0x1
6631 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_GET(value) (((value) & 0x00000020) >> 5)
6633 #define ALT_MON_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET(value) (((value) << 5) & 0x00000020)
6655 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_E_SOFTCTLONLY 0x1
6658 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_LSB 6
6660 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_MSB 6
6662 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_WIDTH 1
6664 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET_MSK 0x00000040
6666 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_CLR_MSK 0xffffffbf
6668 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_RESET 0x1
6670 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_GET(value) (((value) & 0x00000040) >> 6)
6672 #define ALT_MON_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET(value) (((value) << 6) & 0x00000040)
6694 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_E_SOFTCTLONLY 0x1
6697 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_LSB 7
6699 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_MSB 7
6701 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_WIDTH 1
6703 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET_MSK 0x00000080
6705 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_CLR_MSK 0xffffff7f
6707 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_RESET 0x1
6709 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_GET(value) (((value) & 0x00000080) >> 7)
6711 #define ALT_MON_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET(value) (((value) << 7) & 0x00000080)
6733 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_E_PORTANOHARD 0x0
6736 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_LSB 8
6738 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_MSB 8
6740 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_WIDTH 1
6742 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_SET_MSK 0x00000100
6744 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_CLR_MSK 0xfffffeff
6746 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_RESET 0x0
6748 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_GET(value) (((value) & 0x00000100) >> 8)
6750 #define ALT_MON_GPIO_CFG_REG1_HW_PORTA_SET(value) (((value) << 8) & 0x00000100)
6771 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_E_PORTAINTERR 0x1
6774 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_LSB 12
6776 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_MSB 12
6778 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_WIDTH 1
6780 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_SET_MSK 0x00001000
6782 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_CLR_MSK 0xffffefff
6784 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_RESET 0x1
6786 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_GET(value) (((value) & 0x00001000) >> 12)
6788 #define ALT_MON_GPIO_CFG_REG1_PORTA_INTR_SET(value) (((value) << 12) & 0x00001000)
6809 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_E_DEBOUNCEA_DISD 0x0
6812 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_LSB 13
6814 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_MSB 13
6816 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_WIDTH 1
6818 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_SET_MSK 0x00002000
6820 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_CLR_MSK 0xffffdfff
6822 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_RESET 0x0
6824 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_GET(value) (((value) & 0x00002000) >> 13)
6826 #define ALT_MON_GPIO_CFG_REG1_DEBOUNCE_SET(value) (((value) << 13) & 0x00002000)
6847 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_E_ADDENCPARAMS 0x1
6850 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_LSB 14
6852 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_MSB 14
6854 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_WIDTH 1
6856 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET_MSK 0x00004000
6858 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_CLR_MSK 0xffffbfff
6860 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_RESET 0x1
6862 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_GET(value) (((value) & 0x00004000) >> 14)
6864 #define ALT_MON_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET(value) (((value) << 14) & 0x00004000)
6885 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_E_IDCODE_EXCLUDED 0x0
6888 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_LSB 15
6890 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_MSB 15
6892 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_WIDTH 1
6894 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_SET_MSK 0x00008000
6896 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_CLR_MSK 0xffff7fff
6898 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_RESET 0x0
6900 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_GET(value) (((value) & 0x00008000) >> 15)
6902 #define ALT_MON_GPIO_CFG_REG1_GPIO_ID_SET(value) (((value) << 15) & 0x00008000)
6923 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_E_ENCIDWIDTH 0x1f
6926 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_LSB 16
6928 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_MSB 20
6930 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_WIDTH 5
6932 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_SET_MSK 0x001f0000
6934 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_CLR_MSK 0xffe0ffff
6936 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_RESET 0x1f
6938 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_GET(value) (((value) & 0x001f0000) >> 16)
6940 #define ALT_MON_GPIO_CFG_REG1_ENC_ID_WIDTH_SET(value) (((value) << 16) & 0x001f0000)
6942 #ifndef __ASSEMBLY__
6953 struct ALT_MON_GPIO_CFG_REG1_s
6955 const uint32_t apb_data_width : 2;
6956 const uint32_t num_ports : 2;
6957 const uint32_t porta_single_ctl : 1;
6958 const uint32_t portb_single_ctl : 1;
6959 const uint32_t portc_single_ctl : 1;
6960 const uint32_t portd_single_ctl : 1;
6961 const uint32_t hw_porta : 1;
6963 const uint32_t porta_intr : 1;
6964 const uint32_t debounce : 1;
6965 const uint32_t add_encoded_params : 1;
6966 const uint32_t gpio_id : 1;
6967 const uint32_t encoded_id_width : 5;
6972 typedef volatile struct ALT_MON_GPIO_CFG_REG1_s ALT_MON_GPIO_CFG_REG1_t;
6976 #define ALT_MON_GPIO_CFG_REG1_OFST 0x74
6978 #define ALT_MON_GPIO_CFG_REG1_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_MON_GPIO_CFG_REG1_OFST))
6980 #ifndef __ASSEMBLY__
6993 volatile uint32_t _pad_0x0_0x2f[12];
6994 ALT_MON_GPIO_INTEN_t gpio_inten;
6995 ALT_MON_GPIO_INTMSK_t gpio_intmask;
6996 ALT_MON_GPIO_INTTYPE_LEVEL_t gpio_inttype_level;
6997 ALT_MON_GPIO_INT_POL_t gpio_int_polarity;
6998 ALT_MON_GPIO_INTSTAT_t gpio_intstatus;
6999 ALT_MON_GPIO_RAW_INTSTAT_t gpio_raw_intstatus;
7000 volatile uint32_t _pad_0x48_0x4b;
7001 ALT_MON_GPIO_PORTA_EOI_t gpio_porta_eoi;
7002 ALT_MON_GPIO_EXT_PORTA_t gpio_ext_porta;
7003 volatile uint32_t _pad_0x54_0x5f[3];
7004 ALT_MON_GPIO_LS_SYNC_t gpio_ls_sync;
7005 volatile uint32_t _pad_0x64_0x6b[2];
7006 ALT_MON_GPIO_VER_ID_CODE_t gpio_ver_id_code;
7007 ALT_MON_GPIO_CFG_REG2_t gpio_config_reg2;
7008 ALT_MON_GPIO_CFG_REG1_t gpio_config_reg1;
7009 volatile uint32_t _pad_0x78_0x80[2];
7013 typedef volatile struct ALT_MON_s ALT_MON_t;
7015 struct ALT_MON_raw_s
7017 uint32_t _pad_0x0_0x2f[12];
7018 volatile uint32_t gpio_inten;
7019 volatile uint32_t gpio_intmask;
7020 volatile uint32_t gpio_inttype_level;
7021 volatile uint32_t gpio_int_polarity;
7022 volatile uint32_t gpio_intstatus;
7023 volatile uint32_t gpio_raw_intstatus;
7024 uint32_t _pad_0x48_0x4b;
7025 volatile uint32_t gpio_porta_eoi;
7026 volatile uint32_t gpio_ext_porta;
7027 uint32_t _pad_0x54_0x5f[3];
7028 volatile uint32_t gpio_ls_sync;
7029 uint32_t _pad_0x64_0x6b[2];
7030 volatile uint32_t gpio_ver_id_code;
7031 volatile uint32_t gpio_config_reg2;
7032 volatile uint32_t gpio_config_reg1;
7033 uint32_t _pad_0x78_0x80[2];
7037 typedef volatile struct ALT_MON_raw_s ALT_MON_raw_t;
7041 #ifndef __ASSEMBLY__
7052 struct ALT_FPGAMGR_s
7054 ALT_FPGAMGR_STAT_t stat;
7055 ALT_FPGAMGR_CTL_t ctrl;
7056 ALT_FPGAMGR_DCLKCNT_t dclkcnt;
7057 ALT_FPGAMGR_DCLKSTAT_t dclkstat;
7058 ALT_FPGAMGR_GPO_t gpo;
7059 ALT_FPGAMGR_GPI_t gpi;
7060 ALT_FPGAMGR_MISCI_t misci;
7061 volatile uint32_t _pad_0x1c_0x7ff[505];
7063 volatile uint32_t _pad_0x880_0x1000[480];
7067 typedef volatile struct ALT_FPGAMGR_s ALT_FPGAMGR_t;
7069 struct ALT_FPGAMGR_raw_s
7071 volatile uint32_t stat;
7072 volatile uint32_t ctrl;
7073 volatile uint32_t dclkcnt;
7074 volatile uint32_t dclkstat;
7075 volatile uint32_t gpo;
7076 volatile uint32_t gpi;
7077 volatile uint32_t misci;
7078 uint32_t _pad_0x1c_0x7ff[505];
7080 uint32_t _pad_0x880_0x1000[480];
7084 typedef volatile struct ALT_FPGAMGR_raw_s ALT_FPGAMGR_raw_t;