35 #ifndef __ALT_SOCAL_NOC_FW_OCRAM_SCR_H__
36 #define __ALT_SOCAL_NOC_FW_OCRAM_SCR_H__
80 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_LSB 0
82 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_MSB 0
84 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_WIDTH 1
86 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_SET_MSK 0x00000001
88 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_CLR_MSK 0xfffffffe
90 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_RESET 0x0
92 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_GET(value) (((value) & 0x00000001) >> 0)
94 #define ALT_NOC_FW_OCRAM_SCR_EN_REG0EN_SET(value) (((value) << 0) & 0x00000001)
106 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_LSB 1
108 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_MSB 1
110 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_WIDTH 1
112 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_SET_MSK 0x00000002
114 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_CLR_MSK 0xfffffffd
116 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_RESET 0x0
118 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_GET(value) (((value) & 0x00000002) >> 1)
120 #define ALT_NOC_FW_OCRAM_SCR_EN_REG1EN_SET(value) (((value) << 1) & 0x00000002)
132 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_LSB 2
134 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_MSB 2
136 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_WIDTH 1
138 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_SET_MSK 0x00000004
140 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_CLR_MSK 0xfffffffb
142 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_RESET 0x0
144 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_GET(value) (((value) & 0x00000004) >> 2)
146 #define ALT_NOC_FW_OCRAM_SCR_EN_REG2EN_SET(value) (((value) << 2) & 0x00000004)
158 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_LSB 3
160 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_MSB 3
162 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_WIDTH 1
164 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_SET_MSK 0x00000008
166 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_CLR_MSK 0xfffffff7
168 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_RESET 0x0
170 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_GET(value) (((value) & 0x00000008) >> 3)
172 #define ALT_NOC_FW_OCRAM_SCR_EN_REG3EN_SET(value) (((value) << 3) & 0x00000008)
184 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_LSB 4
186 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_MSB 4
188 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_WIDTH 1
190 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_SET_MSK 0x00000010
192 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_CLR_MSK 0xffffffef
194 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_RESET 0x0
196 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_GET(value) (((value) & 0x00000010) >> 4)
198 #define ALT_NOC_FW_OCRAM_SCR_EN_REG4EN_SET(value) (((value) << 4) & 0x00000010)
210 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_LSB 5
212 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_MSB 5
214 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_WIDTH 1
216 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_SET_MSK 0x00000020
218 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_CLR_MSK 0xffffffdf
220 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_RESET 0x0
222 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_GET(value) (((value) & 0x00000020) >> 5)
224 #define ALT_NOC_FW_OCRAM_SCR_EN_REG5EN_SET(value) (((value) << 5) & 0x00000020)
237 struct ALT_NOC_FW_OCRAM_SCR_EN_s
239 uint32_t region0enable : 1;
240 uint32_t region1enable : 1;
241 uint32_t region2enable : 1;
242 uint32_t region3enable : 1;
243 uint32_t region4enable : 1;
244 uint32_t region5enable : 1;
249 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_EN_s ALT_NOC_FW_OCRAM_SCR_EN_t;
253 #define ALT_NOC_FW_OCRAM_SCR_EN_RESET 0x00000000
255 #define ALT_NOC_FW_OCRAM_SCR_EN_OFST 0x0
288 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_LSB 0
290 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_MSB 0
292 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_WIDTH 1
294 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_SET_MSK 0x00000001
296 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_CLR_MSK 0xfffffffe
298 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_RESET 0x0
300 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_GET(value) (((value) & 0x00000001) >> 0)
302 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG0EN_SET(value) (((value) << 0) & 0x00000001)
317 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_LSB 1
319 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_MSB 1
321 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_WIDTH 1
323 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_SET_MSK 0x00000002
325 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_CLR_MSK 0xfffffffd
327 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_RESET 0x0
329 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_GET(value) (((value) & 0x00000002) >> 1)
331 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG1EN_SET(value) (((value) << 1) & 0x00000002)
346 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_LSB 2
348 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_MSB 2
350 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_WIDTH 1
352 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_SET_MSK 0x00000004
354 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_CLR_MSK 0xfffffffb
356 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_RESET 0x0
358 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_GET(value) (((value) & 0x00000004) >> 2)
360 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG2EN_SET(value) (((value) << 2) & 0x00000004)
375 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_LSB 3
377 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_MSB 3
379 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_WIDTH 1
381 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_SET_MSK 0x00000008
383 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_CLR_MSK 0xfffffff7
385 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_RESET 0x0
387 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_GET(value) (((value) & 0x00000008) >> 3)
389 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG3EN_SET(value) (((value) << 3) & 0x00000008)
404 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_LSB 4
406 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_MSB 4
408 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_WIDTH 1
410 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_SET_MSK 0x00000010
412 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_CLR_MSK 0xffffffef
414 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_RESET 0x0
416 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_GET(value) (((value) & 0x00000010) >> 4)
418 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG4EN_SET(value) (((value) << 4) & 0x00000010)
433 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_LSB 5
435 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_MSB 5
437 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_WIDTH 1
439 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_SET_MSK 0x00000020
441 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_CLR_MSK 0xffffffdf
443 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_RESET 0x0
445 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_GET(value) (((value) & 0x00000020) >> 5)
447 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_REG5EN_SET(value) (((value) << 5) & 0x00000020)
460 struct ALT_NOC_FW_OCRAM_SCR_EN_SET_s
462 uint32_t region0enable : 1;
463 uint32_t region1enable : 1;
464 uint32_t region2enable : 1;
465 uint32_t region3enable : 1;
466 uint32_t region4enable : 1;
467 uint32_t region5enable : 1;
472 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_EN_SET_s ALT_NOC_FW_OCRAM_SCR_EN_SET_t;
476 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_RESET 0x00000000
478 #define ALT_NOC_FW_OCRAM_SCR_EN_SET_OFST 0x4
511 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_LSB 0
513 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_MSB 0
515 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_WIDTH 1
517 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_SET_MSK 0x00000001
519 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_CLR_MSK 0xfffffffe
521 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_RESET 0x0
523 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_GET(value) (((value) & 0x00000001) >> 0)
525 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG0EN_SET(value) (((value) << 0) & 0x00000001)
540 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_LSB 1
542 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_MSB 1
544 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_WIDTH 1
546 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_SET_MSK 0x00000002
548 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_CLR_MSK 0xfffffffd
550 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_RESET 0x0
552 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_GET(value) (((value) & 0x00000002) >> 1)
554 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG1EN_SET(value) (((value) << 1) & 0x00000002)
569 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_LSB 2
571 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_MSB 2
573 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_WIDTH 1
575 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_SET_MSK 0x00000004
577 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_CLR_MSK 0xfffffffb
579 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_RESET 0x0
581 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_GET(value) (((value) & 0x00000004) >> 2)
583 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG2EN_SET(value) (((value) << 2) & 0x00000004)
598 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_LSB 3
600 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_MSB 3
602 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_WIDTH 1
604 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_SET_MSK 0x00000008
606 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_CLR_MSK 0xfffffff7
608 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_RESET 0x0
610 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_GET(value) (((value) & 0x00000008) >> 3)
612 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG3EN_SET(value) (((value) << 3) & 0x00000008)
627 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_LSB 4
629 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_MSB 4
631 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_WIDTH 1
633 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_SET_MSK 0x00000010
635 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_CLR_MSK 0xffffffef
637 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_RESET 0x0
639 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_GET(value) (((value) & 0x00000010) >> 4)
641 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG4EN_SET(value) (((value) << 4) & 0x00000010)
656 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_LSB 5
658 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_MSB 5
660 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_WIDTH 1
662 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_SET_MSK 0x00000020
664 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_CLR_MSK 0xffffffdf
666 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_RESET 0x0
668 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_GET(value) (((value) & 0x00000020) >> 5)
670 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_REG5EN_SET(value) (((value) << 5) & 0x00000020)
683 struct ALT_NOC_FW_OCRAM_SCR_EN_CLR_s
685 uint32_t region0enable : 1;
686 uint32_t region1enable : 1;
687 uint32_t region2enable : 1;
688 uint32_t region3enable : 1;
689 uint32_t region4enable : 1;
690 uint32_t region5enable : 1;
695 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_EN_CLR_s ALT_NOC_FW_OCRAM_SCR_EN_CLR_t;
699 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_RESET 0x00000000
701 #define ALT_NOC_FW_OCRAM_SCR_EN_CLR_OFST 0x8
728 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_LSB 0
730 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_MSB 5
732 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_WIDTH 6
734 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_SET_MSK 0x0000003f
736 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_CLR_MSK 0xffffffc0
738 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_RESET 0x0
740 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
742 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
754 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_LSB 16
756 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_MSB 21
758 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_WIDTH 6
760 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_SET_MSK 0x003f0000
762 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_CLR_MSK 0xffc0ffff
764 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_RESET 0x0
766 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
768 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
781 struct ALT_NOC_FW_OCRAM_SCR_REG0ADDR_s
790 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_REG0ADDR_s ALT_NOC_FW_OCRAM_SCR_REG0ADDR_t;
794 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_RESET 0x00000000
796 #define ALT_NOC_FW_OCRAM_SCR_REG0ADDR_OFST 0xc
823 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_LSB 0
825 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_MSB 5
827 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_WIDTH 6
829 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_SET_MSK 0x0000003f
831 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_CLR_MSK 0xffffffc0
833 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_RESET 0x0
835 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
837 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
849 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_LSB 16
851 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_MSB 21
853 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_WIDTH 6
855 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_SET_MSK 0x003f0000
857 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_CLR_MSK 0xffc0ffff
859 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_RESET 0x0
861 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
863 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
876 struct ALT_NOC_FW_OCRAM_SCR_REG1ADDR_s
885 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_REG1ADDR_s ALT_NOC_FW_OCRAM_SCR_REG1ADDR_t;
889 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_RESET 0x00000000
891 #define ALT_NOC_FW_OCRAM_SCR_REG1ADDR_OFST 0x10
918 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_LSB 0
920 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_MSB 5
922 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_WIDTH 6
924 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_SET_MSK 0x0000003f
926 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_CLR_MSK 0xffffffc0
928 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_RESET 0x0
930 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
932 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
944 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_LSB 16
946 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_MSB 21
948 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_WIDTH 6
950 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_SET_MSK 0x003f0000
952 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_CLR_MSK 0xffc0ffff
954 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_RESET 0x0
956 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
958 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
971 struct ALT_NOC_FW_OCRAM_SCR_REG2ADDR_s
980 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_REG2ADDR_s ALT_NOC_FW_OCRAM_SCR_REG2ADDR_t;
984 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_RESET 0x00000000
986 #define ALT_NOC_FW_OCRAM_SCR_REG2ADDR_OFST 0x14
1013 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_LSB 0
1015 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_MSB 5
1017 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_WIDTH 6
1019 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_SET_MSK 0x0000003f
1021 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_CLR_MSK 0xffffffc0
1023 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_RESET 0x0
1025 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
1027 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
1039 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_LSB 16
1041 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_MSB 21
1043 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_WIDTH 6
1045 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_SET_MSK 0x003f0000
1047 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_CLR_MSK 0xffc0ffff
1049 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_RESET 0x0
1051 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
1053 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
1055 #ifndef __ASSEMBLY__
1066 struct ALT_NOC_FW_OCRAM_SCR_REG3ADDR_s
1075 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_REG3ADDR_s ALT_NOC_FW_OCRAM_SCR_REG3ADDR_t;
1079 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_RESET 0x00000000
1081 #define ALT_NOC_FW_OCRAM_SCR_REG3ADDR_OFST 0x18
1108 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_LSB 0
1110 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_MSB 5
1112 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_WIDTH 6
1114 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_SET_MSK 0x0000003f
1116 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_CLR_MSK 0xffffffc0
1118 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_RESET 0x0
1120 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
1122 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
1134 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_LSB 16
1136 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_MSB 21
1138 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_WIDTH 6
1140 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_SET_MSK 0x003f0000
1142 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_CLR_MSK 0xffc0ffff
1144 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_RESET 0x0
1146 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
1148 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
1150 #ifndef __ASSEMBLY__
1161 struct ALT_NOC_FW_OCRAM_SCR_REG4ADDR_s
1170 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_REG4ADDR_s ALT_NOC_FW_OCRAM_SCR_REG4ADDR_t;
1174 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_RESET 0x00000000
1176 #define ALT_NOC_FW_OCRAM_SCR_REG4ADDR_OFST 0x1c
1203 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_LSB 0
1205 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_MSB 5
1207 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_WIDTH 6
1209 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_SET_MSK 0x0000003f
1211 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_CLR_MSK 0xffffffc0
1213 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_RESET 0x0
1215 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_GET(value) (((value) & 0x0000003f) >> 0)
1217 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_BASE_SET(value) (((value) << 0) & 0x0000003f)
1229 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_LSB 16
1231 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_MSB 21
1233 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_WIDTH 6
1235 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_SET_MSK 0x003f0000
1237 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_CLR_MSK 0xffc0ffff
1239 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_RESET 0x0
1241 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_GET(value) (((value) & 0x003f0000) >> 16)
1243 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_LIMIT_SET(value) (((value) << 16) & 0x003f0000)
1245 #ifndef __ASSEMBLY__
1256 struct ALT_NOC_FW_OCRAM_SCR_REG5ADDR_s
1265 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_REG5ADDR_s ALT_NOC_FW_OCRAM_SCR_REG5ADDR_t;
1269 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_RESET 0x00000000
1271 #define ALT_NOC_FW_OCRAM_SCR_REG5ADDR_OFST 0x20
1273 #ifndef __ASSEMBLY__
1284 struct ALT_NOC_FW_OCRAM_SCR_s
1286 ALT_NOC_FW_OCRAM_SCR_EN_t enable;
1287 ALT_NOC_FW_OCRAM_SCR_EN_SET_t enable_set;
1288 ALT_NOC_FW_OCRAM_SCR_EN_CLR_t enable_clear;
1289 ALT_NOC_FW_OCRAM_SCR_REG0ADDR_t region0addr;
1290 ALT_NOC_FW_OCRAM_SCR_REG1ADDR_t region1addr;
1291 ALT_NOC_FW_OCRAM_SCR_REG2ADDR_t region2addr;
1292 ALT_NOC_FW_OCRAM_SCR_REG3ADDR_t region3addr;
1293 ALT_NOC_FW_OCRAM_SCR_REG4ADDR_t region4addr;
1294 ALT_NOC_FW_OCRAM_SCR_REG5ADDR_t region5addr;
1295 volatile uint32_t _pad_0x24_0x100[55];
1299 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_s ALT_NOC_FW_OCRAM_SCR_t;
1301 struct ALT_NOC_FW_OCRAM_SCR_raw_s
1303 volatile uint32_t enable;
1304 volatile uint32_t enable_set;
1305 volatile uint32_t enable_clear;
1306 volatile uint32_t region0addr;
1307 volatile uint32_t region1addr;
1308 volatile uint32_t region2addr;
1309 volatile uint32_t region3addr;
1310 volatile uint32_t region4addr;
1311 volatile uint32_t region5addr;
1312 uint32_t _pad_0x24_0x100[55];
1316 typedef volatile struct ALT_NOC_FW_OCRAM_SCR_raw_s ALT_NOC_FW_OCRAM_SCR_raw_t;